CS228240B1

CS228240B1 - Circuits for measuring the position of the drive drive

Info

Publication number: CS228240B1
Application number: CS659382A
Authority: CS
Inventors: Ivo Ing Snevajs; Vladimir Ing Csc Dolezal
Original assignee: Snevajs Ivo; Vladimir Ing Csc Dolezal
Priority date: 1982-09-14
Filing date: 1982-09-14
Publication date: 1984-05-14

Abstract

Zapojení obvodů slouží k vyhodnocování informace o poloze pohonu posuvů vybaveného přírůstkovými snímači polohy. Jádro vyhodnocovacích obvodů je tvořeno konečným automatem, který lge velmi snadno testovat, lze v něm ovlivňovat dělení snímače polohy a je schopen zpracovat při inkrementu 1 /im vstupní signál, jehož rychlost dosahuje hodnoty až 300 m/min. Přitom jej lze velmi jednoduše začlenit k diferenčnímu členu ve zpětné vazbě pohonu posuvu.The circuit connection is used to evaluate information about the position of the feed drive equipped with incremental position sensors. The core of the evaluation circuits is formed by a finite state machine, which is very easy to test, it is possible to influence the division of the position sensor and is able to process an input signal with an increment of 1 /im, the speed of which reaches a value of up to 300 m/min. At the same time, it can be very easily integrated into the differential element in the feed drive feedback.

Description

Vynález se týká zapojení obvodů pro odměřování polohy pohonu posuvů vybavených Inkrementálním snímačem polohy a servopohonem s rychlostní zpětnou vazbou v číslicovém řízení obráběcích .strojů.BACKGROUND OF THE INVENTION The present invention relates to circuitry for measuring the position of a feed drive equipped with an incremental encoder and a speed-controlled servomotor in the numerical control of machine tools.

Současné odměřování polohy a řízení pohonů posuvů využívá převážně fázová nebo inkrementální snímače polohy, z nichž fázová má výhody spočívající v absolutním charakteru informace o poloze, nevýhody mé však v složitějším vyhodnocování informace o poloze, zatímco výhody inkrementálního odměřování polohy spočívají v jednodušším zpracování informace o poloze, přičemž nevýhodou až do nedávná byla možnost znehodnocování informace ze snímače vlivem nežádoucí elektromagnetická indukce zvenčí. Konstrukčními úpravami těchto snímačů věak byla tato nevýhoda zcela odstraněna, takže tento druh snímačů převládá. Stávající vyhodnocovací obvody pro tento typ odměřování polohy mají některá nedostatky, např. nejsou dostatečně rychlá, takže omezují při daném inkrementu maximální povolenou rychlost pohybu, bývají řízeny asynchronně, což způsobuje obtíže při testování a konečná stávající vyhodnocovací obvody mají pevně stanovený koeficient, kterým pro určité dělení snímače vytvářejí celkový počet tzv. pohybových impulsů na jednu otáčku snímače v případě rotačního provedení. Je věak výhodná, když lze tento koeficient měnit.Current position measurement and feed drive control uses mostly phase or incremental position encoders, of which phase has the advantages of absolute position information, but the disadvantages of my more complex position information evaluation, while the advantages of incremental position measurement are easier to process position information and the disadvantage until recently was the possibility of deteriorating the sensor information due to undesirable electromagnetic induction from outside. By designing these sensors, however, this disadvantage has been completely eliminated, so that this type of sensor prevails. Existing evaluation circuits for this type of position encoder have some drawbacks, for example, they are not fast enough to limit the maximum allowed speed for a given increment, are controlled asynchronously, causing testing difficulties, and the final existing evaluation circuits have a fixed coefficient for The sensor divisions create the total number of so-called motion pulses per revolution of the sensor in the case of a rotary version. However, it is advantageous if this coefficient can be varied.

Mnohé z těchto nedostatků odstraňuje zapojeni podle vynálezu, jehož podstata spočívá v tom, že výstupy převodníku úrovně signálů snímače polohy vedou na vstupy mezipaměti, jejíž výstupy vedou na vstupy dekodéru, jehož první a druhý výstup vede na první a druhý adresovací vstup pevné paměti, třetí výstup dekodéru vede na vstup generátoru pulsů, přičemž první, druhý a třetí výstup pevné paměti je spojen se vstupy paralelního registru, jehož výstupy vedou na třetí, čtvrtý a pátý adresovací vstup pevné paměti, jejíž čtvrtý a pátý výstup vede na první a druhý datový vstup multiplexeru, jehož výstupy vedou na vstupy DA převodníku, přičemž zapojení dále obsahuje adresový dekodér, jehož první výstup je spojen se zápisovým vstupem vstupního datového registru, druhý výstup je spojen se startovacím vstupem rychlostní násobičky a třetí výstup je spojen se zápisovým vstupem výstupního datového registru, přičemž výstupy vstupního datového registru jsou spojeny na paralelní vstupy rychlostní násobičky, jejíž výstupy vedou na druhou dvojici vstupů diferenčního členu, přičemž zapojení dále obsahuje reverzibilni čítač, jehož počítací vstupy jsou spojeny s první dvojici vstupů diferenčního členu a nulovací vstup je spojen se čtvrtým výstupem adresového dekodéru, přičemž výstupy reverzibilního čítače vedou na vstupy výstupního datového registru, přičemž zapojení dále obsahuje generátor vícefázových synchronizačních impulsů, jehož první výstup je spojen se zápisovým vstupem paralelního registru, druhý výstup je spojen se zápisovým vstupem mezipaměti, třetí a čtvrtý výstup je spojen s prvním a druhým synchronizačním, vstupem multiplexeru a pátý výstup je spojen se sériovým vstupem rychlostní násobičky.Many of these drawbacks are overcome by the wiring of the present invention, wherein the outputs of the position sensor signal transducer lead to the cache inputs, the outputs of which are to the decoder inputs whose first and second outputs lead to the first and second fixed memory addressing inputs, the third the output of the decoder leads to the pulse generator input, the first, second and third outputs of the fixed memory being connected to the inputs of the parallel register, the outputs of which are to the third, fourth and fifth fixed memory addressing inputs, the fourth and fifth outputs to the first and second data inputs multiplexer, whose outputs lead to the inputs of the DA converter, the wiring further comprising an address decoder, the first output of which is connected to the write input of the input data register, the second output of which is connected to the start input of the speed multiplier and the third output is connected to the write input of the output data reg the inputs of the input data register are connected to parallel inputs of a speed multiplier whose outputs lead to a second pair of differential member inputs, the wiring further comprising a reversible counter whose counting inputs are connected to the first pair of differential member inputs and the reset input is connected to a fourth the output of an address decoder, the outputs of the reversible counter leading to the inputs of the output data register, the wiring further comprising a multiphase synchronization pulse generator, the first output of which is connected to the write input of the parallel register, the second output is connected to the write input of the cache; with the first and second synchronization, multiplexer input and the fifth output coupled to the serial input of the multiplier.

Výhodou tohoto zapojení je to, že převodník úrovně signálů snímače polohy, mezipaměť, dekodér, pevná paměť a paralelní registr tvoří dohromady konečný automat, jehož chování je dáno obsahem pevné paměti, který lze rozpojením zpětných vazeb velmi dobře testovat, který je schopen signalizovat chybová stavy, a tím i závady v odměřování při minimálním počtu realizujících prvků, například integrovaných obvodů.The advantage of this connection is that the encoder, the encoder, the decoder, the fixed memory and the parallel register together form a finite automaton whose behavior is determined by the contents of the fixed memory, which can be tested very well by disconnecting the feedback, capable of signaling error states. and hence measurement errors with a minimum number of actuators, such as integrated circuits.

Příklad zapojení podle vynálezu je na obrázku. Výstupy převodníku 1 úrovně signálů snímače polohy vedou na vstupy mezipaměti X. Její výstupy vedou na vstupy dekodéru X, jehož první a druhý výstup vede na první a druhý adresovací vstup pevné paměti £. Třetí výstup dekodéru J je veden do generátoru pulsů 14. v němž řídí generování taktovacíeh pulsů takovým způsobem, aby byl eliminován vliv nesoučasných stavových změn vstupních signálů. První, druhý a třetí výstup pevné paměti £ je spojen se vstupy paralelního registru X, jehož výstupy vedou na třetí, čtvrtý a pátý adresovací vstup pevné paměti £. čtvrtý a pátý výstup této paměti vede na první a druhý datový vstup multiplexeru £, jehož výstupy vedou na první dvojici vstupů diferenčního členu χ. Jeho výstupy vedou na vstupy DA převodníku g. Zapojení déle obsahuje adresový dekodér X, jehož první výstup je spojen se zápisovým vstupem vstupního datového registru 10. druhý výstup je spojen se startovacím vstupem rych4 lostní násobičky JJ a třetí výstup je spojen se zápisovým vstupem výstupního datového registru J2. Výstupy vstupního datového registru JO jsou spojeny s paralelními vstupy rychlostní násobičky Ji, jejíž výstupy vedou na druhou dvojici vstupů diferenčního členu 2· Zapojení dále obsahuje reverzibilní čítač JJ, jehož počítací vstupy jsou spojeny s první dvojicí vstupů diferenčního členu 2 a nulovací vstup je spojen se čtvrtým výstupem adresového dekodéru 2· Výstupy reverzibilního čítače 13 vedou na vstupy výstupního datového registru 1 2. Zapojení déle obsahuje generátor 14 vicefázových synchronizačních impulsů, jehož první výstup je spojen se zápisovým vstupem paralelního registru í, druhý výstup je spojen se zápisovým vstupem mezipaméti £, třetí a čtvrtý výstup je spojen s prvním a druhým synchronizačním vstupem multiplexeru 6 a pátý výstup je spojen se sériovým vstupem rychlostní násobičky 11.An example of a circuit according to the invention is shown in the figure. The outputs of the encoder 1 of the signal level of the encoder lead to the inputs of the cache X. Its outputs lead to the inputs of the decoder X, the first and second outputs of which transmit to the first and second addressing inputs of the fixed memory. The third output of the decoder J is fed to a pulse generator 14 in which it controls the generation of clock pulses in such a way as to eliminate the effect of non-simultaneous state changes in the input signals. The first, second and third outputs of the fixed memory 8 are connected to the inputs of the parallel register X, whose outputs lead to the third, fourth and fifth addressing inputs of the fixed memory 8. the fourth and fifth outputs of this memory output to the first and second data inputs of the multiplexer 8, the outputs of which are to the first pair of inputs of the differential term χ. Its outputs lead to the inputs of the DA converter g. The wiring includes an address decoder X, the first output of which is connected to the write input of the input data register 10. The second output is connected to the start input of the speed multiplier 11 and the third output is connected to the write input of the output data. J2 register. The outputs of the input data register JO are connected to parallel inputs of the speed multiplier Ji whose outputs lead to the second pair of inputs of the differential member 2 · The circuit further comprises a reversible counter JJ whose counting inputs are connected to the first pair of inputs of the differential member 2 the output of the reversible counter 13 leads to the inputs of the output data register 1 2. The wiring includes a generator 14 of multiphase synchronization pulses, the first output of which is connected to the write input of the parallel register 1, the second output is connected to the write input of the cache. the third and fourth outputs are coupled to the first and second synchronization inputs of the multiplexer 6 and the fifth outputs are coupled to the serial input of the multiplier 11.

Funkce zapojení spočívá v tom, že konečný automat, tvořený bloky J, S, 2, i a 5, generuje.na svých dvou výstupech sled logických signálů, představující pohybové impulsy z odměřovacího snímače. V multiplexeru 6 se tyto pulsy logicky vynásobí se synchronizačními impulsy z generátoru 1 4. takže na výstupech multiplexeru jsou k dispozici pohybové impulsy vynásobené daným koeficientem, a to tak, že impulsy jsou buá na prvém, nebo druhém výstupu multiplexeru 6 podle smyslu pohybu. Násobiči koeficient je dán strukturou multiplexeru a lze jej snadno například přepínačem měnit. Pohybové pulsy se přivádějí na vstup diferenčního členu 2i jenž může být tvořen například reverzibilním čítačem opatřeným vstupní vyhýbkou. Obsah tohoto čítače je úměrný polohové odchylce servopohonu a po převodu číselného údaje na analogový, v DA převodníku g, tento servopohon řídí. Rychlostní násobička 11 spolu se vstupním datovým registrem JO plní funkci programovatelného generátoru povelových impulsů. Jeho činnost, zejména spouštěni je řízena adresovým dekodérem g, který může * být ovládán podobně jako vstupní datový registr JO z počítače. Číselný údaj v datovém registru se takto převede na odpovídající počet povelových impulsů pro daný smysl pohybu a tyto impulsy se vedou na druhou dvojici vstupů diferenčního členu 2·The function of the circuit is that the finite automaton, consisting of blocks J, S, 2, 1 and 5, generates at its two outputs a sequence of logic signals representing motion pulses from the encoder. In multiplexer 6, these pulses are logically multiplied with synchronization pulses from generator 14 so that motion pulses multiplied by a given coefficient are available at the multiplexer outputs such that the pulses are either on the first or second output of the multiplexer 6 according to the sense of movement. The multiplier is determined by the structure of the multiplexer and can be easily changed, for example, by a switch. The motion pulses are applied to the input of the differential member 21 which may be formed, for example, by a reversible counter provided with an input avoidance. The content of this counter is proportional to the position deviation of the actuator and, after the conversion of the numerical data to the analog, in the DA converter g, controls the actuator. The velocity multiplier 11 together with the input data register JO functions as a programmable command pulse generator. Its operation, especially triggering, is controlled by the address decoder g, which can be controlled similarly to the input data register 10 from the computer. The numerical value in the data register is thus converted into the corresponding number of command pulses for the given sense of motion and these pulses are applied to the second pair of inputs of the differential member 2 ·

Vzhledem k tomu, že činnost obvodů je synchronizována generátorem 14 vicefázových impulsů, je celá zapojení plně synchronní, takže nemůže dojit například ke kolizi pohybového impulsu z odměřování polohy s povelovým pulsem z rychlostní násobičky. Reverzibilní čítač 13 započítává pohybové impulsy ze snímačů polohy a lze jej znulovat impulsem z', adresového dekodéru 2, případně jeho obsah přepsat do výstupního datového registru 12. Toho lze s výhodou využít například při zjiětování skutečné rychlosti pohybu pohonu.Since the operation of the circuits is synchronized by the generator 14 of the multiphase pulses, the entire circuit is fully synchronous, so that, for example, a motion pulse from position measurement cannot collide with a command pulse from the multiplier. The reversible counter 13 counts the motion pulses from the position sensors and can be reset by a pulse from the address decoder 2, or it can be rewritten into the output data register 12. This can be advantageously used, for example, to determine the actual speed of the drive.

Zapojení lze dále doplnit některými dalšími obvody, například signalizaci chybových stavů konečného automatu, a tím i závad v odměřování, vyhodnocováním nulového pulsu snímače polohy a zejména obvody pro styk s počítačem, čímž vznikne ne základě vynálezu univerzále ní jednotka umožňující počítačem řídit pohony posuvů obráběcích strojů, případně pohony vřeten, pokud jsou opatřeny inkrementálními snímači polohy nebo rychlosti otáčení.The wiring can be further supplemented by some other circuits, such as signaling of error states of the finite automat and thus measuring errors, evaluation of the zero pulse of the encoder and in particular the circuits for contact with the computer. or spindle drives if they are equipped with incremental position or rotation speed sensors.

Claims

Circuit for measuring the position of the displacement drive, characterized in that the outputs of the position sensor signal level transducer (1) lead to the inputs of a cache (2) whose outputs lead to the inputs of the decoder (3). a non-volatile memory input (4) of which the first, second and third outputs are coupled to inputs of a parallel register (5) whose outputs lead to the third, fourth, and fifth fixed memory addressing inputs (4) of which the fourth and fifth outputs output to the first and a second data input of the multiplexer (6), the outputs of which are on the first pair of inputs of the differential member (7), the outputs of which are connected to the inputs of the DA converter (8), the wiring further comprising an address decoder (9); input data register (10), the second output is connected to the start input of the speed multiplier (11) and the third output is connected to the input input The outputs of the input data register (10) are connected to parallel inputs of a speed multiplier (11), the outputs of which are connected to a second pair of inputs of a differential member (7), the circuit further comprising a reversible counter (13). the counting inputs are coupled to the first pair of inputs of the differential member (7) and the reset input is coupled to the fourth output of the address decoder (9), the outputs of the reversible counter (13) to the inputs of the output data register (12); 14) multiphase synchronization pulses, the first output of which is connected to the write input of the parallel register (5), the second output of which is connected to the write input of the cache (2), the third and fourth outputs are connected to the first and second synchronization inputs of the multiplexer (6) the output is connected to the serial input of the speed multiplier (11) and whose input it is connected to the third output of the decoder (3).