CS225217B1

CS225217B1 - Multicanal pseudo-random generator of timely off-set sequence

Info

Publication number: CS225217B1
Application number: CS534281A
Authority: CS
Inventors: Jan Ing Drsc Havel; Anatolij N Doc Csc Morozevic; Vaclav Ing Pribyl
Original assignee: Jan Ing Drsc Havel; Anatolij N Doc Csc Morozevic; Vaclav Ing Pribyl
Priority date: 1981-07-10
Filing date: 1981-07-10
Publication date: 1984-02-13

Description

Vynález se týká mnohokanálováho pseudonáhodného generátoru časově posunutých posloupnosti obsahujícího posuvný registr «klíčované ssčítačky modulo dva. řídicí blok. čítač délky period a čítač počtu period.The invention relates to a multi-channel pseudo-random time-shifted sequence generator comprising a shift register of a keyed modulo two adder. control block. period length counter and period counter.

Dosavadní generátory psaudonáhodných posloupnosti a posuvnými registry a sečltačkaui modulo dva používají k získáλ.Previous generators of pseudo-random sequences and shift registers and adder modulo two use to obtainλ.

225 217 ni zpožděných posloupnosti dvou metod; jednak je možno použit dvou generátorů stejného typu, které jeou spouštěny ze stejné výchozi kombinace v různých Časech, nebo je použit jeden generátor a kombinační logika, která umožňuje generováni posloup nostl zpožděné o zadaný počet kroků·225 217 ni delayed sequences of two methods; either it is possible to use two generators of the same type, which are started from the same starting combination at different times, or it is possible to use one generator and combinational logic, which allows the generation of sequences delayed by the specified number of steps ·

Nevýhodou prvého řešeni je to,že při jakékoliv jednorázové poruše v libovolném z registru, dojde k nedefinovatelnému porušeni nastaveného zpožděni. Nevýhodou druhého řešení je nutnost přepínání kombinační logiky podle předem vypočítané tabulky k dosaženi žádaného zpožděni a z toho důvodu například obtížnost automatického měřeni korelačních funkci·The disadvantage of the first solution is that any one-time failure in any of the registers will cause undefined violation of the set delay. The disadvantage of the second solution is the necessity of switching the combinational logic according to a pre-calculated table to achieve the desired delay and, for this reason, for example, the difficulty of automatically measuring the correlation functions.

V obou řešeních nelze jednoduše měnit typ generované posloupnosti.In both solutions, you cannot simply change the type of sequence generated.

Výhodou řešení podle vynálezu je, že používá jediného posuvného registru, takže jakákoliv porucha nemá vliv na nastavené hodnoty zpoždění, zavádí blok volby periody, který umožňuje jednoduchou změnu typu periody a při všech těchto typech periody umožňuje automatické nastaveni struktury kombinační logiky k dosaženi zadaných hodnot zpožděni a tudíž i jejich automatické změny. To vše rozšiřuje možnosti použití generátoru podle vynálezu a zvyšuje efektivnost jeho využiti, ^uvedenýchThe advantage of the solution according to the invention is that it uses a single shift register so that any fault does not affect the set delay values, introduces a period selection block that allows a simple change of the period type and allows all the period types to automatically adjust the combination logic structure to achieve the specified delay values. and hence their automatic changes. All this extends the possibilities of using the generator according to the invention and increases the efficiency of its use

Mnohé z výše V*'nevýhod odstraňuje mnohokanálový pseudonáhodný generátor časově posunutých posloupnosti podle vynálezu, jehož podstata spočívá v tom, že signálové výstupy posuvného registru jsou připojeny na jim příslušné signálové vstupy jednak klíčovaných sečitaček modulo dva, jednak prvního paměťového registru a rovněž kontrolního bloku, signá3Many of the above disadvantages are overcome by the multi-channel pseudo-random time-shifted sequence generator of the present invention, wherein the shift register signal outputs are connected to their respective signal inputs of both the modulo two keyed adders and the first memory register as well as the control block. signá3

225 217 lové výstupy prvního paměťového registru jsou propojeny s jim příslušnými signálovými vstupy jednak posuvného registru jednak kontrolního bloku a rovněž kombinačního obvodu, blokovaný výstup první klíčované sečltačky je napojen na první výstupní svorku generátoru a neblokovaný výstup první klíčované sečltačky je napojen na první signální vstup posuvného registru, výstupy bloku volby periody jsou propojeny s jim příslušnými signálovými vstupy jednak první klíčované sečltačky modulo dva a jednak kombinačního obvodu, jehož výstupy jsou propojeny s jim příslušnými signálovými vstupy jednak druhé klíčované eečltačky modulo dva a jednak paměťových registrů, výstupy paměťových registrů jsou propojeny s jim příslušnými signálovými vstupy klíčovaných sečítáček modulo dva, výstupy druhé klíčované sečltačky modulo dva a dalších klíčovaných sečítáček modulo dva jsou propojeny na jim příslušné výstupní svorky mnohokanélového pseudonáhodného generátoru časově posunutých posloupnosti, jehož řidiči blok má prvni řídicí výstup propojen s prvním řídicím vstupem kontrolního bloku a druhý řídicí výstup propojen jednak e řídicím vstupem čítače počtu period a jednak s druhým řídicím vstupem kontrolního bloku, jehož výstup je připojen na vstup kontrolních signálů řídicího bloku, výstup čítače počtu period je připojen na vstup počtu period řídicího bloku, jehož třetí řídicí výetup je připojen k řídicímu vstupu čítače délky periody, jehož signálové výstupy jsou spojeny s jim příslušnými vstupy bloku volby posuvu, jehož výetup je spojen se vstupem volby posuvu řídicího bloku, řidiči výstup čítače délky periody je připojen na vstup délky periody řídicího bloku, jehožThe 225 outputs of the first memory register are connected to their respective signal inputs of both the shift register and the control block as well as the combination circuit, the blocked output of the first keyed adder is connected to the first output terminal of the generator and the unlocked output of the first keyed adder is connected to the first signal input registers, the outputs of the period selection block are connected with their respective signal inputs of the first keyed modulo two and of the combination circuit, whose outputs are connected with their respective signal inputs of the second keyed modulo two and of the memory registers, of the memory registers are connected with their respective signal inputs of the modulo two keyed adders, the outputs of the second modulo two keyed adder and the other modulo two keyed adders are connected to them respective output terminals of a multi-channel pseudo-random time-shifted generator whose control block has a first control output coupled to a first control block control input and a second control output coupled to a control counter of the period counter and a second control block control input whose output is connected to control block control input, period counter output is connected to control block period input whose third control output is connected to a period length counter control input whose signal outputs are connected to their respective feed selection block inputs whose output is associated with the control block shift input, the control output of the period length counter is connected to the period input of the control block whose

225 217 ϊ225 217

informační výstupy jsou propojeny s jim příslušnými vstupy bloku volby posuvu; nastavovací výstupy řídicího bloku jsou propojeny s nastavovacími vstupy posuvného registru, prvního paměťového registru, paměťových registrů, čítače délky periody a čítače počtu period, blokovací výstup js připojen na blokovací vstupy první klíčované ssčitačky modulo dva, druhé klíčované sečltačky modulo dva a dalších klíčovaných sečítaček modulo dva, zadávací výstup řídicího bloku je připojen na vstup bloku volby periody; výstup taktovaclch pulsů řídicího bloku je připojen na vstup taktovaclch pulsů posuvného registru.the information outputs are coupled to their respective feed selection block inputs; the control outputs are connected to the shift inputs of the shift register, the first memory register, the memory registers, the period length counter and the period counter, the blocking output is connected to the blocking inputs of the first modulo two keyed adders, second modulo two keyed adders and other modulo keyed adders two, the control block input output is connected to the period selection block input; the control block clock pulse output is connected to the shift register clock pulse input.

Na obrázku jsou signálové výstupy posuvného registru jL připojeny na jim příslušné signálové vstupy jednak klíčovaných sečítaček 31, 32, 33, 3_s modulo dva, jednak prvního paměťového registru 22 a rovněž kontrolního bloku 6, signálové výstupy prvního paměťového registru 22 jsou propojeny s jim příslušnými signálovými vstupy jednak posuvného registru JL, jednak kontrolního bloku 6 a rovněž kombinačního obvodu 4, blokovaný výstup první klíčované ssčitačky 31 modulo dva je napojen na první výstupní svorku 91 mnohokanálového pseudonáhodného generátoru časově posunutých posloupností a neblokovaný výstup první klíčované sačltačky 31 modulo dva je napojen na první signální vstup posuvného registru 1, výstupy bloku volby periody 5 jsou propojeny s jim příslušnými signálovými vstupy jednak první klíčované ssčitačky 31 modulo dva a jednak kombinačního obvodu 4, jehož výstupy jsou propojeny s jim příslušnými signálovými vstupy jednak druhé klíčované ssčitačky 32 modulo dva a jednak paměťových registrůIn the figure, the signal outputs of the shift register 17 are connected to their respective signal inputs of both the keyed adders 31, 32, 33, 3_s modulo two, and the first memory register 22 as well as the control block 6, the signal outputs of the first memory register 22 are connected to their respective signal inputs of both shift register JL and control block 6 as well as of the combination circuit 4, the blocked output of the first keyed adder 31 modulo two is coupled to the first output terminal 91 of the multichannel pseudo-random time shifted generator; shift register signal input 1, the outputs of the period selection block 5 are connected to their respective signal inputs, both the first keyed adder 31 modulo two and the combination circuit 4, the outputs of which are connected to their associated second signal keyed adders 32 modulo two and memory registers

225 217225 217

23, 2s. Výstupy paměťových registrů 23, 2s jsou propojeny s jim příslušnými signálovými vstupy klíčovaných sačítaček 33, 3e modulo dva, výstupy druhé klíčované eečitačky 32 modulo dva a dalších klíčovaných sačítaček 33, 3s modulo dva jsou propojeny na jim příslušné výstupní svorky 92 , 93 , 98 mnohokanálového pseudonáhodného generátoru časově posunutých posloupností, jehož řídicí blok 10 má první řídicí výstup propojen s prvním řídicím vstupem kontrolního bloku 6 a druhý řídící výstup propojen jednak s řídícím vstupem čítače 72 počtu period a jednak 8 druhým řídicím vstupem kontrolního bloku 6,jehož výstup je připojen na vstup kontrolních signálů řídícího bloku 10. Výstup čítače 72 počtu period je připojen na vstup počtu period řídicího bloku lO.lehož třetí řídicí výstup je připojen k řídícímu vetupu čítače 71 délky periody, jehož signálové výstupy jsou spojeny 8 jim příslušnými vstupy bloku £ zadáni zpožděni, jehož výstup js spojen se vstupem zadáni zpožděV^idlciho bloku 10; řídicí výstup čítače 71 délky periody je připojen na vstup délky periody řídícího bloku 10, jehož informační výstupy jsou propojeny s jim příslušnými vstupy bloku 8 zadání zpožděni. Nastavovací výstupy 101 řídicího bloku 10 jsou propojeny s nastavovacími vstupy 11,221,231,2sl,711,721 posuvného registru .1, prvního paměťového registru 22, paměťových registrů 23, 2e, čítače 71 délky period a čítače 72 počtu period. Blokovací výstup 102 je připojen na blokovací vstupy 312, 3_22, 332, 3e2 první klíčované eečitačky 31 modulo dva, druhé klíčované eečitačky 32 modulo dva a dalších klíčovaných aečítaček 33, 38 modulo dva. Zadávací výstup 103 řídícího bloku 10 je připojen na vstup 53 bloku 5 volby periody.23, 2p. The outputs of the memory registers 23, 2s are coupled to their respective signal inputs of the keyed adders 33, 3e modulo two, the outputs of the second keyed reader 32 modulo two and the other keyed adders 33, 3s modulo two are connected to their respective multi-channel output terminals 92, 93, 98. a pseudo-random time-shifted generator whose control block 10 has a first control output coupled to a first control input of control block 6 and a second control output coupled to a control input of a period counter 72 and 8 with a second control input of control block 6 output control block input 10 of control block 10. The output of the period counter 72 is connected to the period input of control block 10. whereas the third control output is connected to the control input of the period length counter 71, whose signal outputs are connected to 8 of them. the ear inputs of the delay input block 6, the output of which is coupled to the delay input input of the block 10; the control output of the period length counter 71 is connected to the period length input of control block 10, whose information outputs are coupled to their respective inputs of the delay entry block 8. The setting outputs 101 of the control block 10 are coupled to the setting inputs 11,221,231,2s1, 711,721 of the shift register 1, the first memory register 22, the memory registers 23, 2e, the period length counters 71 and the period counter 72. The blocking output 102 is coupled to the blocking inputs 312, 32, 332, 3e2 of the first keyed reader 31 modulo two, the second keyed reader 32 modulo two and the other keyed readers 33, 38 modulo two. The input output 103 of the control block 10 is connected to the input 53 of the period selection block 5.

225 217225 217

Výstup taktovacich pulsů 104 řídicího bloku 10 je připojen na vstup taktovacich pulsů 14 posuvného registru 1«The pulse output 104 of control block 10 is coupled to the pulse input 14 of shift register 10 '.

Funkce zařízení je taková, že umožňuje generovat několik, obecně (S počtu realizaci peeudonáhodných posloupnosti se zvolenou hodnotou čaeového posuvu označenou dále jako mezi jednotlivými realizacemi, konstantní nebo proměnnou podle určeného programu, s volitelným typem vytvářejícího polynomu.The function of the device is such that it allows to generate several, generally (With the number of peeudorandom sequence implementations with a selected time shift value, referred to below between individual implementations, constant or variable according to a specified program, with an optional polynomial generating type).

Požadovaný režim práce zařízeni se voli před započetím činnosti v řídicím bloku 10, který v závislosti na této volbě vytváří odpovídající signály, které řidl postup činnosti dalších části zařízeni. V počátku, to je v době nastavování režimu, signály z blokovacího výstupu 102, který je připojen na blokovací vstupy 312, 322, 332, a 3s2 všech klíčovaných ssčltaček modulo dva, blokuji výstup signálů na výstupní svorky 91, 92, 93 a 9s. Po signálu, který přichází na vstup volby 53 bloku 5 volby periody ze zadávacího výstupu 103 řídicího bloku 10, ee objeví na výstupech bloku 5 volby n-mistná kombinace koeficientů určujících spojeni n-mlstného posuvného registru s prvou klíčovanou sečitačkou 31 modulo dva. Kombinace koeficientů oc^ určuje typ vytvářejícího polynomu peeudonáhodné posloupnosti. Současně signály, které přicházejí z nastavovacích výstupů 101 řídicího bloku 10 na nastavovací vstupy 221, 231, 2sl, 711 a 11 nuluji prvý paměťový registr 22, paměíové registry 23, 2s, čítač 71 délky periody, čitač 72 počtu period a v posuvném registru JL nastavuji počáteční kombinaci A_Q 100...0. Sád - místo v registru se počítá od jedničky a zvyšuje se zleva doprava. Z informačníchThe desired mode of operation of the device is selected prior to commencing operation in the control block 10, which, depending on this option, generates corresponding signals to drive the operation of the other parts of the device. Initially, that is, at the time of mode setting, the signals from the blocking output 102, which is connected to the blocking inputs 312, 322, 332, and 3s2 of all keyed modulo two adds, block the signal output to the output terminals 91, 92, 93 and 9s. After the signal arriving at the option 53 input of the period selection block 5 from the input output 103 of the control block 10, the n-local combination of the coefficients determining the connection of the n-shifting shift register to the first keyed adder 31 modulo two occurs. The combination of the coefficients α d determines the type of the polynomial forming the pseudo-random sequence. At the same time, the signals that come from the set outputs 101 of the control block 10 to the set inputs 221, 231, 2s1, 711 and 11 reset the first memory register 22, the memory registers 23, 2s, the period length counter 71, the period counter 72 and the shift register JL. setting the initial combination A _Q 100 ... 0. Sad - the place in the register counts from one and increases from left to right. From information

225 217 výstupů bloku 10 řízeni se na odpovídající vstupy bloku 8 zadání zpoždění přenáší kombinace nejmenši z £, přičemž j a 2, 3,...,6. Pro jednoduchost uvažujeme, že f₂ > í₃ > ... > €_s.The 225 217 outputs of control block 10 are transmitted to the corresponding inputs of the delay input block 8 by the combination of the least of £, where 2, 3, ..., 6. For simplicity, we consider that f ₂ > í ₃ >...> € _s .

Tento etav se nazývá počáteční. Potom řídící blok 10 začíná generovat posloupnost taktovacich impulsů, které jsou přiváděny z výstupu 104 taktovacich impulsů na vstup 14 taktovacich impulsů posuvného registru J.· Příchodem každého taktovaciho impuleu se obsah posuvného registru jL posunuje o jedno místo vpravo, přičemž do prvého volného místa se zapisuje výsledek, to je nula nebo jednička sečítáni modulo dva n-místné kombinace v posuvném registru £ pomoci prvé klíčované sečltačky 31 modulo dva. Spojeni posuvného registru _1 a první klíčované sečltačky 31 modulo dva funkčně vytváří sériový generátor pseudonáhodných čísel s posuvným registrem a sečitačkou modulo dva ve zpětné vazbě, jehož činnost je popsána následujícím systémem rovnic:This etav is called initial. Then, the control block 10 begins to generate a sequence of clock pulses that are supplied from the clock pulse output 104 to the clock register pulse clock input 14. By the arrival of each clock pulse, the content of the clock register 1 is shifted one space to the right. as a result, it is zero or one addition of the modulo two n-digit combinations in the shift register 6 by the first keyed adder 31 modulo two. The combination of the shift register 1 and the first keyed modulo two adder 31 functionally creates a serial pseudo-random number generator with a shift register and a modulo two feedback machine, whose operation is described by the following system of equations:

n (k+l)- ž a_i (k)} (J) a_± (k+1)e a· i® 2,3,...,n ke 0,1,2,.,. , kde a^, (k) je stav i-tého místa posuvného registru £ v k-tém taktu, je označení sumy modulo dva, jsou koeficienty určující typ vytvářejícího polynomu pseudonáhodné posloupnosti a n je označení počtu míst posuvného registru 1.n (k + 1) - ž and _i (k)} (J) a _± (k + 1) e · i® 2,3, ..., n ke 0,1,2,.,. , where a ^, (k) is the state of the i-th shift register position δ in the k-th measure, the sum denotes the modulo two, the coefficients determining the type of the generating polynomial of the pseudo-random sequence and

225 217225 217

Současně jsou taktovacl impulsy z třetího výstupu řídícího bloku 10 přiváděny na řídící vstup čítače 71 délky periody· Tím se každým taktem stav čítače 71 délky periody zvětšuje o jedničku· Dosáhne-li stav čítače 71 délky periody hodnoty £₈*”1* na výstupu bloku 8 zadání zpožděni se objeví signál, který se přivádí na vstup zadání zpožděni řídicího bloku 10« Přitom se přerušuje generováni taktovacích impulsů a na zadávací vstup 221 se přivádí signál, kterým se kombinaceSimultaneously taktovacl pulses of the third output control block 10 are fed to the control input of counter 71 period length · Thus each such state of counter 71 period length increases by one · reaches the state of counter 71 period length value of £ ₈ * "1 * at the output of block 8, a delay signal appears, which is applied to the delay input of control block 10 «. The pulse pulse generation is interrupted and a signal is applied to the input input 221 by means of which

A· stavu, do kterého přejde posuvný registr 2 ^2e stavu A *s během & -1 taktů, přepíše do prvého paměřového registru 22.A · the state to which the shift register ^{2e of} state A * s goes during & -1 clocks, overwrites the first memory register 22.

Kombinační obvod 4 transformuje dvě n-mlstné kombinaceThe combination circuit 4 transforms two n-vibration combinations

A (¼) “ í ^ai ^{+ X}s i«l,2,...,n} a koeficienty na n-místnou kombinaci koeficientů (€_) spojeni posuvného registru 2 ^z poslední klíčovanou sečítačkou 3s modulo dva.A (¼) í ^and i ^{+ X} «1, 2, ..., n} and coefficients to the n-digit combination of coefficients (€ _) of shift register 2 coupling ^{from the} last keyed adder 3s modulo two.

Přitom se v kombinačním obvodu 4 realizuje následující systém logických rovnic:The following system of logic equations is implemented in the combination circuit 4:

n.n.

ίχ(<₈) -Σ«_η %._Í+1 i·¹·²...... , (”) kde Í.Í6) jsou koeficienty spojeni posuvného registru 2 ⁹ poslední klíčovanou sečítačkou 3s modulo dva. A ostatní symboly jsou stejné jako u rovnice 1.ίχ (< ₈ ) -Σ « _η %. _{Í +} 1 i · ¹ · ² ......, (”) where Í.Í6) are the shift coefficients of shift register 2 ^{9 by the} last keyed adder 3s modulo two. And the other symbols are the same as in Equation 1.

Po skončeni přechodných jevů v kombinačním obvodu 4 se na odpovídajícím zadávacím výstupu 101 řídicího bloku 10 objeví signál, který je přiveden na zadávací vstup 3sl klíčované aečitačky 3s modulo dva. Tímto signálem se kombinace koeficientů ) přepisují z kombinačního obvodu 4 do pamětového registru 2s . V důsledku toho je klíčovaná seči9Upon completion of the transient phenomena in the combination circuit 4, a signal is provided at the corresponding input output 101 of the control block 10, which is applied to the input input 3sl of the keyed reader 3s modulo two. By this signal, the combinations of coefficients) are transcribed from the combination circuit 4 to the memory register 2s. As a result, the cutter is keyed

225 217 tačka 3s modulo dva připojena k posuvnému registru 1 takovým způsobem, že na jajim výstupu budou signály odpovídat výrazu β_± (k + (í_s) a_± (k) , (III)225 217 dot 3s modulo two connected to shift register 1 in such a way that at their output the signals will correspond to the expression β _± (k + (i _s ) and _± (k), (III)

Í*1 kde značeni odpovídá značení v rovnicích I a II·Í * 1 where the marking corresponds to the marking in Equations I and II ·

Po zápisu kombinace koeficientů (£_Q) do paměťového· registru 2s se na příslušné vstupy bloku 8 volby posuvu přivádí následující kombinace tg hodnoty zpožděni posloupnosti, která se má vytvořit na výstupu klíčované sečitačky 33 modulo dva· Přitom se v řídicím bloku 10 opět začínají generovat taktovaci impulsy, které jsou přiváděny, jak je výše popsáno, na odpovídající vstupy posuvného registru 1 a čítače 71 délky periody· Po ” £θ taktech se na posuvném registru j. vytvoří kombinace A« stavu, do kterého přejde posuvný registr 1 *3 během - 1 taktů při počáteční kombinaci A_Q. Potom se kombinace Af přepíše do prvého paměťového registru 22 a kombinace (£3) do paměťového registru 23· Výstup klíčované sečitačky 33 modulo dva odpovídá vztahu •i tk ♦ í₃> (í₈) _8l (kj .After writing the combination of coefficients ( _QQ ) to the memory register 2s, the following combination of tg value of the sequence to be generated at the output of the keyed adder 33 modulo two is fed to the corresponding inputs of the shift selection block 8. the clock pulses that are applied, as described above, to the corresponding inputs of the shift register 1 and the period length counter 71. After £ tak clocks, a combination A stavu of the state to which the shift register 1 * 3 passes during - 1 bars for the initial A _Q combination. Then, the combination of N first copied to the memory register 22 and the combination of (£ 3), in memory register 23 · output keyed modulo two adding machine 33 corresponds to the relation i tk ♦ • s _3> (I ₈₎ _{8 l} (kj.

(IV) i» 1 kde označeni je totožné θ předcházejícími rovnicemi·(IV) i »1 where the denomination is identical θ by the preceding equations ·

Oále se připojuje z informačních výstupů řídícího bloku 10 ke vstupům bloku J3 zadáni zpoždění kombinace £₂ ® op^t se generuji taktovaci impulsy· Za £₂ ^3 taktů se přepíše kombinace ^A£_o do prvého paměťového registru 22 z čehož vyplývá, že na výstupech kombinačního obvodu 4 se objeví kombinace koeficientů £ (£₂). V tom případě je druhá klíčovaná sečítačka 32 modulo dva připojena k posuvnémuIt then connects from the information outputs of the control block 10 to the inputs of the block J3 to enter the delay of the combination £ _2. Again, clock pulses are generated. For £ ₂ ^ 3 clocks, the combination ^A £ _o is rewritten into the first memory register 22. a combination of coefficients (( _{2 2} ) appears at the outputs of the combination circuit 4. In this case, the second keyed adder 32 modulo two is connected to the slider

ΊοΊο

225 217 registru 1. tak, že na jejím výstupu budou signály podle vztahu a₂ (k₊f₂) (£_fc) a_x (k) , (V) kde označení odpovídá předcházejícím rovnicím. Zařízení je tedy po ř₂ f₂ je maximální z í., taktech připraveno k činnosti.225 217 register 1 so that it outputs signals according to a ₂ (k ₊ f ₂ ) (£ _fc ) and _x (k), (V) where the designation corresponds to the preceding equations. The device is therefore ₂ f ₂ is the maximum number, the bars are ready for operation.

činnost zařízeni začíná po zrušení blokovacích signálů na blokovacích vstupech 312, 322, 332, 3s2 všech klíčovaných sečítáček 31, 32, 33, 3s modulo dva a po přivedeni taktovacích impulsů na vstup 14 taktovaclch impulsů posuvného registru X· Přitom se na výstupních svorkách 91, 92, 93, 9s budou vytvářet v souhlase s výrazy I, V, IV a III zpožděné realizace zadané posloupnosti pseudonáhodných čísel posunuté o zadaný počet taktů vzhledem k posloupnosti stavů prvního místa posuvného registru «1·operation of the device starts after the blocking signals at blocking inputs 312, 322, 332, 3s2 of all keyed adders 31, 32, 33, 3s modulo two are canceled and after the pulse pulses are applied to the pulse register X pulse input 14. 92, 93, 9s will produce delayed execution of a specified sequence of pseudo-random numbers shifted by the specified number of beats in accordance with the expressions I, V, IV, and III relative to the sequence of states of the first shift register position «1 ·

Jestliže zvolený pracovní režim předpokládá použiti pouze dvou kanálů, přičemž ve druhém kanálu sa má hodnota zpožděni pseudonáhodné posloupnosti zvyšovat o hodnotu po proběhnuti zadaného počtu period, pak počáteční stav zařízeni se od výše popsaného liší pouze tím, že z informačních výstupů bloku 10 řízeni se na vstupy bloku Ό zadáni zpožděni přivádí hodnota velikosti přírůstku zpožděni δ £· Příprava zařízeni/činnosti je analogická výše uvedenému případu. Po přivedení - 1 taktovaclch impulsů na odpovídající vstup posuvného registru JL ^{88 v} souhlase s rovnici I v něm vytváří kombinace Současně se na výstupu blokuIf the selected operating mode assumes the use of only two channels, and in the second channel the pseudo-random sequence delay value is to be incremented by a value after the specified number of periods, then the initial state of the device differs from that described above. block inputs Ό delay entry brings the value of delay increment value δ £ · Equipment / operation preparation is analogous to the above case. After applying - 1 clock pulses to the corresponding input of the shift register JL ^{88 in} accordance with equation I there is a combination

225 217 zadáni zpožděni vytváří signál, který se přivádí do řídicího bloku JO· Tímto signálem řidiči blok 10 vytváří odpovídající signál a kombinace se přepisuje z posuvného registru 2 do prvního paměťového registru 22. Přitom se na výstupu kombinačního obvodu 4 objevuje n-místná kombinace koeficientů 6^ (<af), což umožňuje vytvářet na výstupu druhá klíčované sačltačky 32 modulo dva posloupnost typu225 217 the delay entry generates a signal that is fed to the control block JO.This signal to the control block 10 generates a corresponding signal and the combination is transcribed from shift register 2 to the first memory register 22. At the output of the combination circuit 4 an n-digit combination of coefficients 6 ^ (<af), which allows the output of the second keyed adder 32 modulo two type sequences

8_Γ (k ♦ ώί) (a £) a_± (k) _} (VI) kde £ je označeni zpožděni a ostatní označeni jsou totožná s předchozími rovnicemi.8 _Γ (k ♦ ώί) (a £) and _± (k) _} (VI) where £ is the delay designation and the other designations are identical to the previous equations.

Současně se zápisem kombinace do druhého paměťového registru 22 se do čítače 71 délky periody zapisuje nulová kombinace·At the same time as the combination is written to the second memory register 22, a zero combination is written to the period length counter 71.

Dále, na vstup 14 taktovaclch impulsů posuvného registru 2 a na řidiči vstup čítače 71 délky periody se přivádějí taktovací impulsy a na blokovacích vstupech 312 a 322 se ruěí blokovací signály· Přitom na výstupních svorkách 91 a 92 se objevuji pseudonáhodné posloupnosti typu popsaného rovnicemi 1 a VI. Po přivedeni m impulsů, kde m«2ⁿ - 1, na vstup čítače 71 délky periody, je na jeho řídícím výstupu signál, který je přiveden na vstup délky periody řídicího bloku JO· Tento blok generuje na avém druhém výstupu řidiči signál. Současně musí být vzhledem k periodičnosti pseudonáhodných posloupností v posuvném registru 2 zapsána kombinace A^£« Signál z druhého vstupu řídicího bloku 10 přichází na řídicí vstup čítače 72 počtu period, kde se registruje počet period generovanéIn addition, clock pulses 14 are input to pulse register 2 pulse input 2 and period length counter 71 are input, and blocking signals 312 and 322 are interrupted by blocking signals. VI. When m pulses, where m < 2 ⁿ -1, are applied to the period length counter 71, there is a signal at its control output, which is applied to the period length input of control block JO. This block generates a control signal at the left. At the same time, due to the periodicity of the pseudo-random sequences in the shift register 2, the combination A ^ £ must be written.

Ί2.Ί2.

225 217 pseudonáhodné posloupnosti a na druhý řídicí vstup kontrolního bloku 6, kde se provádí srovnáni kombinace zapsané v posuvném registru 1, s kombinaci zapsanou v prvém paměťovém registru 22. Při nerovnosti daných kombinaci kontrolný blok 6 generuje signál, který je přiveden na vstup kontrolních signálů řídicího bloku 10. Tímto signálem řídící blok 10 umožňuje generaci další periody posloupnosti tak, jak bylo již výše popsáno.225 217 pseudo-random sequences and to the second control input of the control block 6, where the combination written in shift register 1 is compared with the combination written in the first memory register 22. When the combinations are uneven, the control block 6 generates a signal With this signal, the control block 10 allows the generation of another period of the sequence as described above.

□sstližs čítač 7,2 počtu period dosáhl zvoleného stavu počtu period, po kterém je nutno provést změnu zpožděni, potom sa objeví na jeho výstupu signál. Tento signál přichází na vstup počtu period řídicího bloku 10, na jehož informačních výstupech se nastaví kombinace 2<aí, potom se generuji taktovaci impulsy a děj se opakuje.□ sstližs counter 7.2 of the number of periods has reached the selected state of the number of periods after which it is necessary to change the delay, then a signal appears on its output. This signal comes at the input of the number of periods of the control block 10, on whose information outputs a combination of 2 ' is set, then the clock pulses are generated and the action is repeated.

Vynález je možno s výhodou použít zejména v oblasti měřicí techniky pro účely identifikace reálných objektů a dále při modelováni pravděpodobnostních jevů.The invention can be used in particular in the field of measuring technology for the purpose of identifying real objects and for modeling probabilistic phenomena.

vynálezuinvention

Claims

Subject

225 217

A multi-channel pseudo-random time shift sequence generator comprising a shift register, keyed modulo two adders, a control block, a period length counter and a period counter indicated by the signal outputs of the shift register (1) being connected to their respective signal inputs of the keyed adders (31, 32). 33, 3s) modulo two of the first memory register (22) and the control block (6), the signal outputs of the first memory register (22) are connected to their respective signal inputs of both the shift register (1) and the control block (6); also the combination circuit (4), the blocked output of the first modulo two keyed addition (31) is connected to the first output terminal (91) of the multi-channel pseudo-random time shift generator and the unlocked output of the first modulo two keyed addition (31) is connected to the first sliding signal input They are connected to their respective signal inputs of both the first keyed adder (31) modulo two and of the combination circuit (4), whose outputs are connected with their respective signal inputs of second keyed adder (1). (32) modulo two and second memory registers (23, 2s), the outputs of memory registers (23, 2s) are connected to their respective signal inputs of the modulo two keyed adders (33, 3s), the outputs of the second keyed adder (32) modulo two and others' / A

229 217 modulo two keyed adders (33, 3s) are coupled to their respective output terminals (92, 93, 9e) of a multichannel pseudorandom time shift sequence generator whose control block (10) has the first control output coupled

The first control input of the control block (6) and the second control output are connected both to the control input of the period counter (72) and to the second control input of the control block (6) whose output is connected to the control signal input of the control block (10). , the output of the period counter (72) is connected to the period input of the control block (10), the third control output of which is connected to the control input of the period length counter (71), whose signal outputs are connected to their respective inputs of the option block (8) a delay whose output is coupled to the delay block control input (10) input, the driver output of the period length counter (71) is connected to the control block length input (10), whose information outputs are coupled to their respective select block inputs (8) delay, the set-up outputs (101) of the control block (10) are interconnected by the set-up inputs (11, 221, 231, 2sl, 711, 72). 1) a shift register (1), a first memory register (22), memory registers (23, 2s), a period length counter (71) and a period counter (72), the blocking output (102) is connected to the blocking inputs (312, 322, 332, 3e2) the first keyed adder (31) modulo two, the second keyed adder (32) modulo two and the other keyed adder (33, 3a) modulo two, input output (103) of the control

225 217 of the block (10) is connected to the input (53) of the period selection block (5), the pulse output (104) of the control block (10) is connected to the pulse input (14) of the shift register (1) ·