CS219503B1

CS219503B1 - Retarding circuit with the short recovering time

Info

Publication number: CS219503B1
Application number: CS808481A
Authority: CS
Inventors: Miroslav Kudrnovsky
Original assignee: Miroslav Kudrnovsky
Priority date: 1981-11-04
Filing date: 1981-11-04
Publication date: 1983-03-25

Description

Vynález se týká zpožďovacího obvodu s velmi krátkou dobou zotavení, která zaručuje konstantní hodnotu nastaveného zpoždění pro impulsy, které následují po sobě v krátkých časových intervalech.The invention relates to a delay circuit with a very short recovery time which guarantees a constant value of the set delay for pulses that follow one another at short intervals of time.

Známé zapojení pro zkrácení doby zotavení zpožďovacích obvodů tvořených RC členem sestává ze součinového hradla, na jehož první vstup je přiveden vstupní signál přímo a na druhý vstup přes RC člen, jehož odpor R je přemostěn diodou, jejíž anoda je spojena s prvním vstupem součinového hradla. Nevýhodou tohoto zapojení je, že poměrně rychlé vybíjení kondenzátorů RC členu se děje pouze do otevíracího napětí křemíkové diody v propustném směru 0,7 V. Další vybíjení kondenzátorů pokračuje již přes odpor R, který úplné vybití kondenzátoru C značně zpomaluje.The known circuitry for shortening the recovery time of the RC circuit delay circuits consists of a product gate, the first input of which supplies an input signal directly and the second input via an RC element whose resistor R is bridged by a diode whose anode is connected to the first input of the product gate. The disadvantage of this connection is that the relatively fast discharge of the RC capacitors only takes place up to the opening voltage of the silicon diode in the forward 0.7 V direction.

Tento nedostatek odstraňuje zapojení zpožďovacího obvodu s krátkou dobou zotavení podle vynálezu, jehož ^podstatou je, že vstupní signál z první vstupní svorky je přiveden na první vstup součinového hradla a na odpor, jehož druhý konec je spojen s konndezátorem s uzemněným druhým koncem a s druhým vstupem součinového hradla, jehož výstup je spojen s výstupní svorkou. Druhý vstup součinového hradla je spojen s kolektorem tranzistoru s uzemněným emitorem, jehož báze je spojena s odporem, jehož druhý konec je přiveden na druhou vstupní svorku s invertovaným vstupním signálem.This drawback eliminates the short recovery time circuit according to the invention, which is that the input signal from the first input terminal is applied to the first input of the product gate and to the resistor whose second end is connected to the grounded second end and second input a product gate whose output is connected to the output terminal. The second input of the product gate is connected to the collector of a grounded emitter transistor, the base of which is connected to a resistor, the other end of which is connected to a second input terminal with an inverted input signal.

Jeho podstata spočívá v tom, že ke společnému bodu RC členu je připojen kolektor tranzistoru s uzemněným emitorem, jehož báze je přes odpor spojena se vstupem intertovaného vstupního signálu.Its essence is that the common point of the RC member is connected to a collector of a grounded emitter transistor, the base of which is connected via a resistor to the input of the intertwined input signal.

Výhodou tohoto zapojení je velmi krátká doba zotavení zpožďovacího obvodu i při dlouhých časových konstantách RC obvodu.The advantage of this circuit is a very short recovery time of the delay circuit even at long time constants of the RC circuit.

Na připojeném výkresu je schematicky znázorněna podstata zapojení zpožďovacího obvodu s krátkou dobou zotavení podle vynálezu.The attached drawing schematically illustrates the nature of the short circuit recovery circuit according to the invention.

Zpožďovací obvod s krátkou dobou zotavení podle obrázku, u něhož je vstupní signál z první vstupní svorky A přiveden na první vstup 31 součinového hradla 3 a na odpor 1, jehož druhý konec je spojen s kondenzátorem 2 s uzemněným druhým koncem a s druhým vstupem 32 součinového hradla 3, jehož výstup 33 je spojen s výstupní svorkou B. Druhý vstup 32 součinového hradla 3 je dále spojen s kolektorem tranzistoru 4 s uzemněným emitorem, jehož báze je spojena s odporem 5, přičemž jeho druhý konec je přiveden na druhou vstupní svorku A s invertovaným vstupním signálem.The short recovery time delay circuit of the figure wherein the input signal from the first input terminal A is applied to the first input 31 of the product gate 3 and to the resistor 1, the other end of which is connected to the grounded second end capacitor 2 and second input 32 of the product gate. 3, whose output 33 is connected to the output terminal B. The second input 32 of the product gate 3 is further connected to the collector of a grounded emitter transistor 4, the base of which is connected to a resistor 5, the other end of which is connected to the second inverted input terminal A. input signal.

Činnost zapojení zpožďovacího obvodu s krátkou dobou zotavení podle vynálezu spočívá v tom, že s příchodem nástupní hrany kladného impulsu vstupního signálu na první vstupní svorku A se začne kondenzátor nabíjet s časovou konstantou danou velikostí odporu 1 a kondenzátorů 2. Nebereme-li v úvahu vstupní proud vstupu 32 hradla 3. Na druhou vstupní svorku A je v této době přivedeno nulové napětí, které uzavírá tranzistor 4. Když napětí na kondenzátoru 2 dosáhne prahového napětí logické jedničky vstupu 32 součinového hradla 3, vznikne na jeho výstupu 33 příslušný signál zpožděný proti vstupnímu signálu o dobu potřebnou k nabití kondenzátorů 2 z nulové hodnoty na prahové napětí logické jedničky. Záporná hrana kladného vstupního impulsu se přes vstup 31 součinového hradla přenese na. jeho výstup 33 pouze se zpožděním tohoto součinového hradla 3. Současně se zápornou hranou na první vstupní svorce A vznikne kladná hrana ivertovaného vstupního signálu na druhé vstupní svorce A a otevře tranzistor 4, který způsobí rychlé vybití kondenzátorů 2. Zpožďovací obvod se tak nastaví do klidového stavu za velmi krátkou dobu, po které lze přivést další vstupní signál, který se přenese na výstup B s konstantním zpožděním.The operation of the short recovery delay circuit according to the invention consists in starting the positive edge of the input signal to the first input terminal A to charge the capacitor with a time constant given by the magnitude of the resistor 1 and the capacitors 2. Disregarding the input current At the same time, a zero voltage is applied to the second input terminal A, which closes the transistor 4. When the voltage at the capacitor 2 reaches the threshold voltage of the logic one of the input 32 of the product gate 3, by the time it takes to charge capacitors 2 from zero to the logic 1 threshold voltage. The negative edge of the positive input pulse is transferred to the input 31 of the product gate. its output 33 only with the delay of this product gate 3. Simultaneously with the negative edge at the first input terminal A, a positive edge of the inverted input signal at the second input terminal A is created and opens the transistor 4, causing the capacitors 2 to discharge rapidly. state in a very short time, during which another input signal can be applied, which is transmitted to output B with a constant delay.

Zpožďovací obvod podle vynálezu lze výhodně použít u zapojení, u nichž se vstupní signál získává na výstupu bistabilního klopného obvodu, kde je invertovaný vstupní signál přímo k dispozici. Uvedeným zapojením lze dosáhnout doby zotavení několika desítek až set nanosekund.The delay circuit according to the invention can advantageously be used in circuits in which the input signal is obtained at the output of a bistable flip-flop where the inverted input signal is directly available. With this connection, recovery times of several tens to hundreds of nanoseconds can be achieved.

Claims

SUBJECT

A short recovery time delay circuit in which an input signal from the first input terminal is applied to a first product gate input and a resistor whose other end is connected to a grounded second end capacitor and a second product gate input whose output is connected to an output terminal characterized in that the second input (32) of the product gate (3) is connected to the collector of a grounded emitter transistor (4), the base of which is connected to a resistor (5), the other end of which is connected to the second input terminal (A) with inverted input signal.