CS216889B1

CS216889B1 - Voltage overload circuit evaluation

Info

Publication number: CS216889B1
Application number: CS861180A
Authority: CS
Inventors: Jiri Solansky
Original assignee: Jiri Solansky
Priority date: 1980-12-08
Filing date: 1980-12-08
Publication date: 1982-11-26

Abstract

Předmětem vynálezu je zapojení obvodu pro vyhodnocení překročení napětí ve stejnosměrných obvodech nad předem zvolenou mez. Překročení napětí nad předem zvolenou mez je kontrolováno spojitě s možností předvolby meze co do tvaru. Přiváděný napěťový signál je prvním operačním zesilovačem upraven tak, že mění svou amplitudu a polaritu vůči svorce nulového potenciálu. Výstupní signál prvního operačního zesilovače je sčítán se signálem přivedeným z druhé vstupní svorky a k součtu těchto signálů je přičítán signál konstantní úrovně určující základní hladinu, od které se měří přepětí, viz připojený obrázek. Dosažení základní hladiny přepětí se identifikuje komparátorem tvořeným třetím operačním zesilovačem. Velikost skutečné hodnoty přepětí je vedena z výstupu druhého operačního zesilovače ke čtvrtému operačnímu zesilovači, který plní funkci sčítacího komparátoru. Vynález je určen k identifikaci vzniku nedovolených přepětí ve stejnosměrných obvodech, která by mohla poškodit spotřebiče.The subject of the invention is the connection of a circuit for evaluating the voltage exceeding a pre-selected limit in DC circuits. The voltage exceeding a pre-selected limit is continuously controlled with the possibility of pre-selection of the limit in terms of shape. The supplied voltage signal is adjusted by the first operational amplifier so that it changes its amplitude and polarity relative to the zero potential terminal. The output signal of the first operational amplifier is added to the signal supplied from the second input terminal and a constant level signal is added to the sum of these signals, determining the basic level from which the overvoltage is measured, see the attached figure. The achievement of the basic overvoltage level is identified by a comparator formed by a third operational amplifier. The magnitude of the actual overvoltage value is fed from the output of the second operational amplifier to the fourth operational amplifier, which performs the function of a summing comparator. The invention is intended to identify the occurrence of impermissible overvoltages in DC circuits that could damage consumers.

Description

(54 Zapojení obvodu pro vyhodnocení překročení napětí(54 Circuit Over Voltage Evaluation Circuit)

Vynález se týká zapojení obvodu pro vyhodnocení překročení napětí ve stejnosměrných obvodech nad předem zvolenou mez.The invention relates to a circuit for evaluating the voltage overrun in DC circuits above a preselected limit.

Dosavadní reléové nebo elektronické obvody sloužící pro vyhodnocení překročení napětí nad předem zvolenou mez nekontrolují překročení napětí spojitě, ale pouze v jednom nebo několika měřicích bodech. Nezaručují tedy identifikaci přepětí mimo kontrolované body a v aplikacích s požadovanou spojitou kontrolou, například ve spouštěcích zdrojích pro letadla, jsou tyto obvody nedostačující.Current relay or electronic circuits used for evaluating voltage overruns above a preselected limit do not continuously monitor voltage overruns, but only at one or more measuring points. Thus, they do not guarantee the identification of overvoltages beyond the checked points and these circuits are insufficient in applications with the required continuous control, for example in aircraft trigger sources.

Zapojení obvodu podle vynálezu odstraňuje uvedené nevýhody a řeší daný úkol tak, že první operační zesilovač je připojen svým invertujícím vstupem jednak přes antiparalelně zapojené první a druhou ochrannou diodu ke svorce nulového potenciálu a jednak přes první odpor k první vstupní svorce obvodu, svým neinvertujícím vstupem přes čtvrtý odpor ke svorce nulového potenciálu, svým kladným napájecím vstupem jednak přes druhý odpor ke svorce kladného napájecího napětí a jednak přes první kondenzátor ke svorce nulového potenciálu, svým záporným napájecím vstupem jednak přes pátý odpor ke svorce záporného napájecího napětí a jednak přes druhý kondenzátor ke svorce nulového potenciálu a svým výstupem jednak přes třetí odpor ke svému invertujícímu vstupu a jednak přes šestý odpor ke společnému bodu sedmého a osmého odporu propojeného s invertujícím vstupem druhého operačního zesilovače, kde druhý konec sedmého odporu je připojen ke svorce záporného referenčního napětí a druhý konec osmého odporu je připojen ke druhé vstupní svorce obvodu, druhý operační zesilovač je připojen svým invertujícím vstupem přes antiparalelně zapojené třetí a čtvrtou ochrannou diodu ke svorce nulového potenciálu, svým neinvertujícím vstupem přes jedenáctý odpor ke svorce nulového potenciálu, svým kladným napájecím vstupem jednak přes devátý odpor ke svorce kladného napájecího napětí a jednak přes třetí kondenzátor ke svorce nulového potenciálu, svým záporným napájecím vstupem jednak přes desátý odpor ke svorce záporného napájecího napětí a jednak přes čtvrtý kondenzátor ke svorce nulového potenciálu a svým výstupem jednak přes paralelní kombinaci dvanáctého odporu a pátého kondenzátoru ke svému invertujícímu vstupu a jednak přes třináctý odpor k neinvertujícímu vstupu třetího operačního zesilovače, třetí operační zesilovač je svým invertujícím vstupem připojen přes čtrnáctý odpor ke svoree nulového potenciálu, svým kladným napájecím vstupem jednak přes patnáctý odpor ke svorce kladného napájecího napětí a jednak přes šestý kondenzátor ke svorce nulového potenciálu, svým záporným napájecím vstupem jednak přes šestnáctý odpor ke svorce záporného napájecího napětí a jednak přes sedmý kondenzátor ke svorce nulového potenciálu a svým výstupem přes sedmnáctý odpor ke katodě druhé záchytné diody a anodě prví záchytní diody, přičemž katoda druhé záchytné diody je připojena jednak přes devatenáctý odpor k bázi prvního tranzistoru a jednak přes osmnáctý odpor k neinvertujícímu vstupu třetího operačního zesilovače, kde mezi neinvertujícím a invertujícím vstupem tohoto třetího operačního zesilovače jsou antiparalelně zapojeny pátá a šestá ochranná dioda, první tranzistor je svou bází připojen přes dvacátý odpor ke svorce nulového potenciálu a svým kolektorem přes dvacátýprvní odpor k bázi druhého tranzistoru, druhý tranzistor je svou bází připojen přes dvacátýdruhý odpor ke svorce kladného referenčního napětí, svým emitorem přes dvacátýtřetí odpor ke svorce kladného referenčního napětí a svým kolektorem jednak přes dvacátýčtvrtý odpor ke svorce záporného referenčního napětí, jednak přes osmý kondenzátor ke svorce nulového potenciálu a jednak přes dvacátýpátý odpor k invertujícímu vstupu čtvrtého operačního zesilovače, přičemž čtvrtý operační zesilovač je připojen svým invertujícím vstupem jednak přes antiparalelně zapojené sedmou a osmou ochrannou diodu ke svorce nulového potenciálu a jednak přes dvacátýšestý odpor k výstupu druhého operačního zesilovače, svým neinvertujícím vstupem jednak přes dvacátýsedmý odpor ke katodě čtvrté záchytné diody a jednak přes dvacátýosmý odpor ke svorce nulového potenciálu, svým kladným napájecím vstupem jednak přes dvacátýdevátý odpor ke svorce kladného napájecího napětí a jednak přes devátý kondenzátor ke svorce nulového potenciálu, svým záporným napájecím vstupem jednak přes třicátý odpor ke svorce záporného napájecího napětí a jednak přes desátý kondenzátor ke svorce nulového potenciálu, svým kompensačním vstupem přes jedenáctý kondenzátor a třicátýprvní odpor ke svorce záporného napájecího napětí a svým výstupem jednak přes sériovou kombinaci třicátéhodruhého odporu a dvanáctého kondenzátoru ke kompensačnímu vstupu a jednak přes třicátytřetí odpor a anodě třetí záchytné diody a katodě čtvrté záchytné diody propojených s výstupní svorkou obvodu, kde katody první a třetí záchytné diody jsou propojeny a spojeny se svorkou kladného referenčního napětí a anody druhé a čtvrté záchytné diody jsou propojeny a spojeny se svorkou záporného referenčního napětí.The circuitry according to the invention eliminates these disadvantages and solves the problem by having the first operational amplifier connected by its inverting input both through the antiparallel connected first and second protective diodes to the neutral potential terminal and through the first resistor to the first circuit input terminal through its non-inverting input via fourth resistor to the neutral terminal, with its positive supply input both through the second resistor to the positive supply terminal and second through the first capacitor to the neutral terminal, with its negative supply input both through the fifth resistor to the negative supply voltage terminal and through the second capacitor to the terminal zero potential and its output both through the third resistor to its inverting input and through the sixth resistor to the common point of the seventh and eighth resistors connected to the inverting input of the second opamp, where the second ec of the seventh resistor is connected to the negative reference terminal and the other end of the eighth resistor is connected to the second input terminal of the circuit, the second operational amplifier is connected with its inverting input through the antiparallel connected third and fourth protective diodes to the zero potential terminal to the neutral potential terminal with its positive power input through the ninth resistor to the positive voltage terminal and through the third capacitor to the neutral potential terminal with its negative power input through the 10th resistor to the negative power terminal and through the fourth capacitor to the neutral potential terminal and through its output both through a parallel combination of the twelfth resistor and the fifth capacitor to its inverting input and through the thirteenth resistor to the non-inverting input of the third opamp, the third o the inverting amplifier is connected via its 14th resistor to the neutral potential terminal, its positive power input via the 15th resistor to the positive supply terminal and through the sixth capacitor to the zero potential terminal, its negative power input via the 16th resistor to the negative supply terminal voltage and, via the seventh capacitor, to the zero potential terminal and its output through the seventeenth resistance to the cathode of the second capture diode and the anode of the first capture diode, the cathode of the second capture diode being connected via the nineteenth resistor to the base of the first transistor; third opamp, where between the non-inverting and inverting input of this third opamp are antiparallel connected fifth and sixth protection diode, the first transistor through twenty resistor to zero potential terminal and its collector through twenty-first resistor to the base of second transistor, second transistor is by its base connected through twenty-second resistor to positive reference terminal, its emitter over twenty-third resistor to positive reference terminal and its collector both through twenty-fourth resistor to the negative reference terminal, through the eighth capacitor to the zero potential terminal and the twenty-fifth resistor to the inverting input of the fourth opamp, the fourth opamp being connected via its inverting input to the zero potential terminal via its 7 and 8 protective diodes through the twenty-sixth resistor to the output of the second opamp, through its non-inverting input both through the twenty-seventh resistor to the cathode of the fourth pickup diode and through the twenty-eighth resistance to zero potential terminal, with its positive supply input both through the twenty-second resistor to the positive supply terminal and through the ninth capacitor to the zero potential terminal, its negative supply input both through the thirty resistor to the negative supply terminal and through the tenth capacitor to the neutral terminal with its compensating input through the eleventh capacitor and the thirty-first resistor to the negative supply terminal and its output through the serial combination of the thirty-second resistor and the twelfth capacitor to the compensating input and through the thirty-third resistor and the anode of the third capture diode and the cathode circuit where the cathodes of the first and third capture diodes are connected and connected to the positive reference terminal and the anodes of the second and fourth capture diodes are connected and connected with negative reference terminal.

216 889216 889

Výhodou obvodu podle vynálezu je skutečnost, že překročení napětí nad povolenou mez předem stanovenou je kontrolováno spojitě a dále možnost jednoduché předvolby povolené meze co do tvaru. Zapojení obvodu umožňuje, že předvolené meze přepětí jsou nezávislé na okolních vlivech, například teplotě, napájecím napětí a podobně.The advantage of the circuit according to the invention is that the exceeding of the voltage over the predetermined limit is checked continuously and furthermore the possibility of a simple preselection of the allowed limit in shape. Circuit wiring allows the preset overvoltage limits to be independent of environmental influences such as temperature, supply voltage, and the like.

Příklad zapojení obvodu podle vynálezu je zobrazen na připojeném výkresu. První operační zesilovač 14 je zde připojen svým invertujicim vstupem jednak přes antiparalelně zapojené první a druhou ochrannou diodu 10, 11 ke svorce 1 nulového potenciálu a jednak přes první odpor 8 k první vstupní svorce 2 obvodu, svým neinvertujícím vstupem přes čtvrtý odpor 15 ke svorce 1 nulového potenciálu. Kladným napájecím vstupem je první operační zesilovač 14 připojen jednak přes druhý odpor 9 ke svorce 3 kladného napájecího napětí a jednak přes první kondenzátor 12 ke svorce 1 nulového potenciálu, záporným napájecím vstupem je pak připojen jednak přes pátý odpor 17 ke svorce 5 záporného napájecího napětí a jednak přes druhý kondenzátor 16 ke svorce 1 nulového potenciálu. Svým výstupem je první operační zesilovač 14 připojen jednak přes třetí odpor 13 ke svému invertujícímu vtupu a jednak přes šestý odpor 18 ke společnému bodu sedmého a osmého odporu 19, 20 propojeného s invertujícím vstupem druhého operačního zesilovače 23. Druhý konec sedmého odporu 19 je připojen ke svorce 6 záporného referenčního napětí a druhý konec osmého odporu 20 je připojen ke druhé vstupní svorce 2’ obvodu.An example of a circuit according to the invention is shown in the attached drawing. Here, the first operational amplifier 14 is connected by its inverting input via both the antiparallel connected first and second protective diodes 10, 11 to the neutral potential terminal 1 and through the first resistor 8 to the first input terminal 2 of the circuit, through its non-inverting input through the fourth resistor 15 to terminal 1. zero potential. A positive power input connects the first operational amplifier 14 via a second resistor 9 to a positive supply terminal 3 and a capacitor 12 to a neutral potential terminal 1, and a negative power input connects via a fifth resistor 17 to a negative supply terminal 5 and on the other hand through the second capacitor 16 to the zero potential terminal 1. By its output, the first operational amplifier 14 is connected via a third resistor 13 to its inverting inlet and through a sixth resistor 18 to a common point of the seventh and eighth resistors 19, 20 connected to the inverting input of the second operational amplifier 23. The other end of the seventh resistor 19 is connected to the negative reference terminal 6 and the other end of the eighth resistor 20 are connected to the second input terminal 2 'of the circuit.

Druhý operační zesilovač 23 je připojen svým invertujicim vstupem přes antiparialelně zapojené třetí a čtvrtou ochrannou diodu 21, 22 ke svorce 1 nulového potenciálu, svým neinvertujícím vstupem přes jedenáctý odpor 28 ke svorce 1 nulového potenciálu. Svým kladným napájecím vstupem je druhý operační zesilovač 23 připojen jednak přes devátý odpor 24 ke svorce 3 kladného· napájecího napětí a jednak přes třetí kondenzátor 25 ke svorce 1 nulového potenciálu, svým záporným napájecím vstupem je pak připojen jednak přes desátý odpor 26 ke svorce 5 záporného napájecího napětí a jednak přes čtvrtý kondenzátor 27 ke svorce 1 nulového potenciálu. Svým výstupem je druhý operační zesilovač 23 připojen jednak přes paralelní kombinaci dvanáctého odporu 29 a pátého kondenzátorů 30 ke svému invertujícímu vstupu a jednak přes třináctý odpor 31 k neinvertujícímu vstupu třetího operačního zesilovače 35.The second operational amplifier 23 is connected via its inverting input via the anti-parallel connected third and fourth protective diodes 21, 22 to the neutral potential terminal 1, by its non-inverting input via the eleventh resistor 28 to the neutral potential terminal 1. With its positive power input, the second operational amplifier 23 is connected via the ninth resistor 24 to the positive supply terminal 3 and through the third capacitor 25 to the zero potential terminal 1, with its negative power input connected via the tenth resistor 26 to the negative terminal 5 and through the fourth capacitor 27 to the zero potential terminal 1. By its output, the second operational amplifier 23 is connected both via a parallel combination of the twelfth resistor 29 and the fifth capacitors 30 to its inverting input and through the thirteenth resistor 31 to the non-inverting input of the third operational amplifier 35.

Třetí operační zesilovač 35 je svým inver tujícím vstupem připojen přes čtrnáctý odpor 34 ke svorce 1 nulového potenciálu, svým kladným napájecím vstupem jednak přes patnáctý odpor 36 ke svorce 3 kladného napájecího napětí a jednak přes šestý kondenzátor 37 ke svorce 1 nulového potenciálu a svým záporným napájecím vstupem jednak přes šestnáctý odpor 38 ke svorce 5 záporného napájecího napětí a jednak přes sedmý kondenzátor 39 ke svorce 1 nulového potenciálu. Svým výstupem je třetí operační zesilovač 35 připojen přes sedmnáctý odpor 40 ke katodě druhé záchytné diody 43 a anodě první záchytné diody 42. Katoda druhé záchytné diody 43 je připojena jednak přes devatenáctý odpor 44 k bázi prvního tranzistoru 46 a jednak přes osmnáctý odpor 41 k neinvertujícímu vstupu třetího operačního zesilovače 35. Mezi neinvertujícím a invertujicim vstupem tohoto třetího operačního zesilovače 35 jsou antiparalelně zapojeny pátá a šestá ochranná dioda 32, 33.The third operational amplifier 35 is connected via its 14V resistor 34 to the neutral potential terminal 1, its positive power input via the 15th resistor 36 to the positive power terminal 3, and through the sixth capacitor 37 to the zero potential terminal 1 and its negative power supply input via the 16th resistor 38 to the negative supply terminal 5 and through the seventh capacitor 39 to the zero potential terminal 1. By its output, the third operational amplifier 35 is connected via the seventeenth resistor 40 to the cathode of the second catch diode 43 and the anode of the first catch diode 42. The cathode of the second catch diode 43 is connected via the nineteenth resistor 44 to the base of the first transistor 46 and via the eighteenth resistor 41 to the noninverting between the non-inverting and inverting input of the third opamp 35, the fifth and sixth protective diodes 32, 33 are connected in an anti-parallel fashion.

První tranzistor 46 je svou bází připojen přes dvacátý odpor 45 ke svorce 1 nulového potenciálu a svým emitorem rovněž ke svorce 1 nulového· potenciálu a svým kolektorem přes dvacátýprvní odpor 47 k bázi druhého tranzistoru 49.The first transistor 46 is connected via a base resistor 45 to the ground terminal 1 and its emitter also to the ground terminal 1 and its collector through the first resistor 47 to the base of the second transistor 49.

Druhý tranzistor 49 je svou bází připojen přes dvacátýdruhý odpor 48 ke svorce 4 kladného referenčního napětí, svým emitorem přes dvacátýtřetí odpor 50 rovněž ke svorce 4 kladného referenčního napětí a svým kolektorem jednak přes dvacátý čtvrtý odpor 52 ke svorce 6 záporného referenčního napětí, jednak přes osmý kondenzátor 51 ke svorce 1 nulového potenciálu a jednak přes dvacátýpátý odpor 53 k invertujícímu vstupu čtvrtého operačního zesilovače 59.The second transistor 49 is connected via its resistor 48 to the positive reference terminal 4, its emitter via the resistor 50 also to the positive reference terminal 4, and its collector via the twenty-fourth resistor 52 to the negative reference terminal 6 and through the eighth a capacitor 51 to the zero potential terminal 1 and, on the other hand, through a resistor 53 to the inverting input of the fourth opamp 59.

Čtvrtý operační zesilovač 59 je připojen svým invertujicim vstupem jednak přes antiparalelně zapojené sedmou a osmou ochrannou diodu 55, 56 ke svorce 1 nulového potenciálu a jednak přes dvacátýšestý odpor 54 k výstupu druhého operačního zesilovače 23, svým neinvertujícím vstupem jednak přes dvacátýsedmý odpor 57 ke katodě čtvrté záchytné diody 70 a jednak přes dvacátýosmý odpor 58 ke svorce 1 nulového potenciálu. Svým kladným napájecím vstupem je připojen jednak přes dvacátýdevátý odpor 60 ke svorce 3 kladného napájecího napětí a jednak přes devátý kondenzátor 61 ke svorce 1 nulového potenciálu, svým záporným napájecím vstupem jednak přes třicátý odpor 62 ke svorce 5 záporného napájecího napětí a jednak přes desátý kondenzátor 63 ke svorce 1 nulového potenciálu. Svým kompensačním vstupem je čtvrtý operační zesilovač 59 připojen přes jedenáctý kondenzátor 65 a třicátýprvní odpor 64 ke svorce 5 záporného napájecího napětí a svým výstupem jednak přes sériovou kombinaci třicátého druhého odporu 67 a dvanáctého kondenzátorů 66 ke kompenzačnímu vstupu a jednak přes třicátýtřetí odpor 68 k anodě třetí záchytné diody 69 a katodě čtvrté záchytné diody 70 propojených s výstupní svorkou 7 obvodu. Katody první a třetí záchytné diody 42, 69 jsou propojenyThe fourth operational amplifier 59 is connected via its inverting input both through the antiparallel connected seventh and eighth protection diodes 55, 56 to the neutral potential terminal 1 and through the 26th resistor 54 to the output of the second operational amplifier 23 and through its non-inverting input through the 27th resistor 57 to the cathode and on the other hand through a resistor 58 to the zero potential terminal 1. Through its positive power input, it is connected via the twenty-second resistor 60 to the positive supply terminal 3 and through the ninth capacitor 61 to the neutral potential terminal 1, through its negative power input through the thirty resistor 62 to the negative supply terminal 5 and through the tenth capacitor 63 to terminal 1 of the zero potential. By its compensating input, the fourth opamp 59 is connected via the eleven capacitor 65 and the thirty-first resistor 64 to the negative supply terminal 5 and through its output through a series combination of the thirty-second resistor 67 and twelfth capacitors 66 to the compensating input and thirty-third resistor 68 to the anode a catch diode 69 and a cathode of a fourth catch diode 70 coupled to the output terminal 7 of the circuit. The cathodes of the first and third capture diodes 42, 69 are interconnected

216 889 a spojeny se svorkou 4 kladného referenčního napětí a anody druhé a čtvrté záchytné diody 43, 70 jsou propojeny a spojeny se svorkou 6 záporného referenčního napětí.216 889 and connected to the positive reference terminal 4 and the anodes of the second and fourth capture diodes 43, 70 are connected and connected to the negative reference terminal 6.

Funkce obvodu podle vynálezu je následující. Měřené napětí je přiváděno na první a druhou vstupní svorku 2, 2’, přitom na druhé vstupní svorce 2’ je napětí vždy kladnější než na první vstupní svorce 2 obvodu. Napěťový signál z první vstupní svorky 2 obvodu je prvním operačním zesilovačem 14 upraven tak, že mění polaritu vůči svorce 1 nulového potenciálu a amplitudu. Ochranné diody 10, 11 (první a druhá ochranná dioda) chrání invertující vstup prvního operačního zesilovače 14 proti napěťovému přetížení, odpory a kondenzátory 9, 17, 12, 16 v jeho napájecích větvích filtrují napájecí napětí. Pomocí prvního odporu 8 a třetího odporu 13 je vhodně upravováno zesílení prvního operačního zesilovače 14, čtvrtý odpor 15 pak symetrizuje impedance na obou vstupech tohoto prvního operačního zesilovače 14. Výstupní signál prvního operačního zesilovače 14 je veden pres šestý odpor 18 a je sčítán se signálem přivedeným z druhé vstupní svorky 2’ obvodu přes osmý odpor 20. K součtu těchto signálů je přičítán signál konstantní úrovně ze svorky 8 záporného referenčního napětí přes sedmý odpor 19, který určuje základní hladinu, od které se měří předpětí, přičemž výsledek je přiváděn na invertující vstup druhého operačního zesilovače 23 (včetně zpětnovazebního singálu z výstupu druhého operačního zesilovače 23 přes dvanáctý odpor 29 a pátý kondenzátor 30). Druhý operační zesilovač 23 má svůj invertující vstup chráněn napěťově třetí a čtvrtou ochrannou diodou 21, 22, jedenáctý odpor 28 je symetrizační, odpory a kondenzátory 24, 26, 25 a 27 v napájecích větvích filtrují napájecí napětí.The function of the circuit according to the invention is as follows. The measured voltage is applied to the first and second input terminals 2, 2 ', while at the second input terminal 2' the voltage is always more positive than at the first input terminal 2 of the circuit. The voltage signal from the first input terminal 2 of the circuit is adjusted by the first operational amplifier 14 to change the polarity relative to the zero potential terminal 1 and the amplitude. The protective diodes 10, 11 (the first and second protective diodes) protect the inverting input of the first operational amplifier 14 against voltage overload, the resistors and capacitors 9, 17, 12, 16 in its supply branches filter the supply voltage. By means of the first resistor 8 and the third resistor 13, the amplification of the first operational amplifier 14 is suitably adjusted, the fourth resistor 15 then symmetrizes the impedance at both inputs of the first operational amplifier 14. The output signal of the first operational amplifier 14 is routed over the sixth resistor 18 and added to the signal applied A constant level signal from the negative reference terminal 8 through the seventh resistor 19 is added to the sum of these signals, which determines the base level from which the bias is measured, the result being applied to an inverting input. a second operational amplifier 23 (including a feedback single from the output of the second operational amplifier 23 via a twelfth resistor 29 and a fifth capacitor 30). The second operational amplifier 23 has its inverting input protected by a voltage of the third and fourth protective diodes 21, 22, the eleventh resistor 28 is symmetrical, the resistors and capacitors 24, 26, 25 and 27 in the supply branches filter the supply voltage.

Dosažení základní hladiny přepětí se identifikuje komparátorem, tvořeným třetím operátorem, tvořeným třetím operačním zesilovačem 35, kdy napěťový signál za sedmnáctým odporem 40 úrovně logické nuly znamená dosažení této základní hladiny přepětí. Hystereze tohoto komparátoru je dána poměrem odporů 41, 31, čtrnáctý odpor 34 je symetrizační. Vstupy komparátoru jsou napěťově chráněny pátou a šestou ochrannou diodou 32, 33, odpory a kondenzátory v napájecích větvích komparátoru 38, 37, 38 a 39 filtrují napájecí napětí. Sedmnáctý odpor 40 chrání výstup třetího operačního zesilovače 35 proti proudovému přetížení. Rozkmit třetího operačního zesilovače 35 je definován první a druhou záchytnou diodou 42, 43 připojenými ke zdroji referenčního napětí na svorkách 4, 6 obvodu.Reaching the baseline overvoltage level is identified by a third operator comparator formed by the third operational amplifier 35, where the voltage signal beyond the 17th logic zero level resistor 40 means reaching this baseline overvoltage level. The hysteresis of this comparator is given by the ratio of resistors 41, 31, the fourteenth resistor 34 being symmetrical. The comparator inputs are voltage protected by the fifth and sixth protective diodes 32, 33, the resistors and capacitors in the comparator supply lines 38, 37, 38 and 39 filter the supply voltage. The seventeenth resistor 40 protects the output of the third operational amplifier 35 against current overload. The amplitude of the third operational amplifier 35 is defined by the first and second catch diodes 42, 43 connected to a reference voltage source at the terminals 4, 6 of the circuit.

Osmý kondenzátor 51, na kterém se pomocí odporu 52 definuje tvar povoleného přepětí, je při logickém signálu 1 na výstupu třetího operačního zesilovače 35 za odporem 40 (který odpovídá stavu bez přepětí) nabit přes druhý tranzistor 49 a odpor 50 na referenční napětí svorky 4 kladného referenčního napětí. Druhý tranzistor 49 je saturován pomocí zesilovače tvořeného prvním tranzistorem 46 a odpory 47 a 44. Odpory 45 a 48 definují klidový proud uvedených tranzistorů 46 a 49.The eighth capacitor 51 on which the permissible overvoltage shape is defined by the resistor 52 is charged at logic signal 1 at the output of the third operational amplifier 35 after the resistor 40 (which corresponds to the overvoltage state) via the second transistor 49 and resistor 50 to the positive terminal reference voltage. reference voltage. The second transistor 49 is saturated by an amplifier formed by the first transistor 46 and resistors 47 and 44. Resistors 45 and 48 define the bias current of said transistors 46 and 49.

Při dosaženi základní hladiny povoleného přepětí, kdy signál za odporem 40 má velikost logické nuly, se tranzistory 46 a 49 uzavřou a kondenzátor 51 je vybíjen odporem 52. Velikost skutečné hodnoty přepětí je vedena z výstupu druhého operačního zesilovače 23 přes odpor 54 na invertující vstup čtvrtého operačního zesilovače 59, kam je rovněž přiváděna velikost povoleného tvaru přepětí přes odpor 53. Čtvrtý zesilovač 59 plní funkci sčítacího komparátoru. Je-li signál skutečné hodnoty přepětí z výstupu druhého operačního zesilovače 23 větší než signál povoleného tvaru přepětí z kondenzátorů 51, je na výstupu komparátoru tvořeného čtvrtým operačním zesilovačem 59 za odporem 68 na výstupní svorce 7 obvodu přítomen signál o velikosti logické jedničky. Hysterese uvedeného komparátoru je definována poměrem odporů 57 a 58. Ochranné diody 55, 56 chrání invertující vstup čtvrtého operačního zesilovače 59 před napěťovým přetížením, odpory a kondenzátory 60, 61, 62 a 63 tvoří filtry napájecího napětí uvedeného operačního zesilovače. Odpory 64, 67 a kondenzátory 65, 66 upravují frekvenční přenos čtvrtého operačního zesilovače 59 a odpor 68 pak chrání jeho výstup před proudovým přetížením. Záchytné diody 69, 70 definují napěťový rozkmit čtvrtého operačního zesilovače 59 za odporem 68. Termín operační zesilovač v popisu uváděný zahrnuje samozřejmě i příslušné prvky upravující jeho frekvenční přenos, i když nejsou podrobně specifikovány.When the base level of the allowed overvoltage has been reached, the signal after resistor 40 has a logic zero value, the transistors 46 and 49 close and the capacitor 51 is discharged by resistor 52. The actual overvoltage value is led from the output of the second opamp 23 via resistor 54 to inverting input of the fourth The amplifier 59 functions as an additive comparator. If the actual overvoltage signal from the output of the second operational amplifier 23 is greater than the signal of the permissible overvoltage shape from the capacitors 51, a logic one is present at the comparator output of the fourth operational amplifier 59 after the resistor 68 at the circuit output terminal 7. The hysteresis of said comparator is defined by the ratio of resistors 57 and 58. The protective diodes 55, 56 protect the inverting input of the fourth operational amplifier 59 from voltage overload, the resistors and capacitors 60, 61, 62 and 63 form supply voltage filters of said operational amplifier. Resistors 64, 67 and capacitors 65, 66 regulate the frequency transmission of the fourth opamp 59, and the resistor 68 then protects its output from current overload. The catching diodes 69, 70 define the voltage amplitude of the fourth operational amplifier 59 beyond the resistor 68. The term operational amplifier in the description, of course, also includes appropriate elements regulating its frequency transmission, although not specified in detail.

Zapojení obvodu podle vynálezu je určeno pro takové aplikace, kde je zapotřebí identifikovat vznik nedovolených přepětí ve stejnosměrných obvodech, která by mohla poškodit spotřebiče. Jedná se zejména o ochranu spotřebičů napájených usměrňovači řízenými nebo neřízenými s vyhlazovacími filtry, například automobilů a letadel.The circuit according to the invention is intended for applications where it is necessary to identify the occurrence of unauthorized overvoltage in DC circuits that could damage the consumers. This concerns in particular the protection of appliances powered by rectifiers, controlled or uncontrolled, with smoothing filters, for example cars and aircraft.

Claims

SUBJECT OF THE INVENTION

Circuit connection for evaluation of voltage overrun in DC circuits above preselected limit, containing! operational amplifiers, characterized in that the first operational amplifier (14) is connected by its inverting input both through the antiparallel connected first and second protective diodes (10, 11) to the zero potential terminal (1) and through the first resistor (8) to the first the input terminal (2) of the circuit, with its non-inverting input through the fourth resistor (15) to the zero potential terminal (1), its positive power input through the second resistor (9) to the positive power terminal (3) and through the first capacitor (12) ) to the terminal (1) of the neutral potential, with its negative supply input both through the fifth resistor (17) to the terminal (5) of the negative supply voltage and through the second capacitor (16) to the terminal (1) of neutral potential (13) to its inverting input and, through the sixth resistance (18), to the seventh and eighth resistance (19,

20) coupled to the inverting input of the second operational amplifier (23), wherein the second end of the seventh resistor (19) is connected to the negative reference terminal (6) and the second end of the eighth resistor (20) is connected to the second input terminal (2'j) , the second operational amplifier (23) is connected by its inverting input via the antiparallel connected third and fourth protective diodes (21, 22) to the zero potential terminal (1), by its non-inverting input via the eleventh resistor (28) to the zero potential terminal (1), with its positive power input both through the ninth resistor (24) to the positive power supply terminal (3) and through the third capacitor) (25) to the zero potential terminal (1), its negative power input through the tenth resistor (26) to ( 5) negative supply voltage and through the fourth capacitor (27) to the terminal (1j of the zero potential) and through its output through the parallel combination of two of the fifth resistor (29) and the fifth capacitor (30) to its inverting input and through the thirteenth resistor (31) to the non-inverting input of the third opamp (35); the third opamp (35) is connected via the fourteenth resistor (34) ) to the neutral potential terminal (1), with its positive power input both through the fifteenth resistor (36) to the positive voltage terminal (3) and through the sixth capacitor (37) to the neutral potential terminal (1), through its negative power input a sixteenth resistor (38) to the negative supply terminal (5) and a seventh capacitor (39) to the zero potential terminal (1) and output via a seventeenth resistor (40) to the cathode of the second snap-on diode (43) and anode first a capture diode (42), the cathode of the second capture diode (43) being connected via a nineteenth resistor (44) to the base of the first transistor (46) and partly through the eighteenth resistor (41) to the non-inverting input of the third opamp (35), wherein the fifth and sixth protective diodes (32, 33) are antiparallelly connected between the non-inverting and inverting input of the third opamp (35), the first transistor (46) being its base is connected via a twelfth resistor (45) to the zero potential terminal (1), its emitter to the zero potential terminal (1) and its collector via the twenty-first resistor (47) to the base of the second transistor (49); the base is connected via the twenty-second resistor (48) to the positive reference terminal (4), its emitter through the twenty-third resistor (50) to the positive reference terminal (4) and its collector through the twenty-fourth resistor (52) to the negative reference terminal (6) voltage through the eighth capacitor (51) to the zero potential terminal (1) and the twenty-fifth resistor (53) to the inverting input The fourth operational amplifier (59) is connected by its inverting input both through the antiparallel connected seventh and eighth protection diodes (55, 56) to the zero potential terminal (1) and through the twenty-sixth resistor (54) to the output second non-inverting input (23), through its non-inverting input both through the 27th resistor (57) to the cathode of the fourth pickup diode (70) and through the 27th resistor (58) to the terminal (1j of zero potential) through its positive supply input through the 27th resistor ) to the positive supply voltage terminal (3) and through the ninth capacitor (61) to the zero potential terminal (1j), through its negative supply input through the 30th resistor (62) to the negative supply voltage terminal (5) and through the tenth capacitor (63) ) to zero potential terminal (1), with its compensating input through the eleventh capacitor (65) and the first resistor (64) to the negative supply voltage terminal (5) and its output both through a series combination of the thirty-second resistor (67) and the twelfth capacitor (66) to the compensating input and through the thirty-third resistor (68) to the anode of the third capture diode (69) and a cathode of the fourth capture diode (70) coupled to the output terminal (7) of the circuit, wherein the cathodes of the first and third capture diodes (42, 69} are coupled and coupled to the positive reference terminal (4) and the anode of the second and fourth capture diodes (43). 70) are connected and connected to the negative reference terminal (6).