CS215524B1 - Connection of circuits of the track interpolar - Google Patents

Connection of circuits of the track interpolar Download PDF

Info

Publication number
CS215524B1
CS215524B1 CS200579A CS200579A CS215524B1 CS 215524 B1 CS215524 B1 CS 215524B1 CS 200579 A CS200579 A CS 200579A CS 200579 A CS200579 A CS 200579A CS 215524 B1 CS215524 B1 CS 215524B1
Authority
CS
Czechoslovakia
Prior art keywords
memory
input
output
block
pulse
Prior art date
Application number
CS200579A
Other languages
Czech (cs)
Inventor
Alexandr Kapralek
Ivan Krsiak
Original Assignee
Alexandr Kapralek
Ivan Krsiak
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alexandr Kapralek, Ivan Krsiak filed Critical Alexandr Kapralek
Priority to CS200579A priority Critical patent/CS215524B1/en
Publication of CS215524B1 publication Critical patent/CS215524B1/en

Links

Landscapes

  • Numerical Control (AREA)

Description

Vynález se týká zapojení obvodů pro interpolaci dráhy u řídicích systémů strojů, zejména obráběcích.The invention relates to circuit interpolation circuits for machine control systems, in particular machine tools.

Systémy číslicového· řízení polohy, zejména řídicí systémy číslicového' řízení obráběcích strojů, velmi často obsahují interpolátor, který umožňuje generovat pohyb po přímce nebo kružnici. Dosud užívané interpolátory vyžadují velkého počtu součástek a dosahují relativně malých rychlostí pohybu.Digital position control systems, in particular numerical control systems of machine tools, very often contain an interpolator that allows the generation of a linear or circular motion. Interpolators used so far require a large number of components and achieve relatively low speeds.

Mnohé z těchto nevýhod odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom·, že výstup zdroje informací je prvním Informačním kanálem propojen s prvními vstupy paměti konstant, paměti čítače a bloku maskování, výstup generátoru impulsů je propojen se vstupem řadiče, jehož výstup je propojen druhým informačním kanálem, jednak s druhými vstupy paměti konstant, paměti čítače a bloku maskování a jednak s prvními vstupy paměti střádače a bloku rozdělování impulsů, výstup paměti konstant je spojen s prvním vstupem první sčítačky, jejíž druhý vstup je propojen s výstupem paměti čítače, výstup první sčítačky je spojen jednak se třetím vstupem paměti čítače, jednak s prvním vstupem druhé sčítačky, jejíž druhý vstup je spojen s výstupem paměti střádače, výstup druhé sčítačky je propojen se třetím· vstupem bloku maskování, první •výstup bloku maskování je připojen na druhý vstup paměti střádače, druhý výstup bloku maskování je spojen jednak se třetím vstupem paměti konstant, jednak se druhým vstupem bloku rozdělování impulsů, jehož první výstup je spojen se vstupem prvního servopohonu a druhý výstup bloku rozdělování impulsů je spojen se vstupem druhého servopohonu.Many of these disadvantages are overcome by the wiring according to the invention, which is based on the fact that the output of the information source is connected by the first information channel to the first inputs of the constant memory, counter memory and masking block. through the second information channel, on the one hand with the second inputs of the constant memory, the counter memory and the masking block, and on the other with the first inputs of the accumulator memory and the pulse splitting block, the constant memory output is connected to the first input of the first adder. the first adder is connected to the third input of the counter memory and the first input of the second adder, the second input is connected to the storage memory output, the second adder output is connected to the third · masking block input, the first • masking block output is connected to the second the second output of the masking block is connected to the third input of the constant memory and the second input of the pulse splitting block, the first output of which is connected to the input of the first servo drive and the second output of the pulse distributing block is connected to the input of the second servo drive.

Výhodou zapojení podle vynálezu je potřeba •malého' počtu součástek a možnost dosažení velké rychlosti pohybu. Výhodou tohoto zapojení je také dodržování tečné rychlosti pohybu.The advantage of the circuit according to the invention is the need for a small number of components and the possibility of achieving a high speed of movement. The advantage of this connection is also the maintenance of tangential speed of movement.

Příklad zapojení podle vynálezu je znázorněn na obrázku, který představuje blokové schéma zapojení obvodů interpolátoru •dráhy.An example of a wiring according to the invention is shown in the figure, which is a block diagram of a circuit interpolator circuit.

Zdroj 1 informací, realizovaný obvykle vstupní částí řídicího systému, umožňuje zadávání požadovaných parametrů pohybu (např. poloměru generované dráhy, výchozího a koncového bodu dráhy apod.) a jejich zpracování na tvar vhodný k zadávání do· interpolátoru. Výstup zdroje 1 informací je prvním informačním kanálem propojen s prvními vstupy paměti 3 konstant, paměti 2 čítače a bloku 7 maskování. Rychlost výsledného pohybu je úměrná výstupní frekvenci generátoru 11 impulsů, který může být realizován napr. oscilátorem, nebo např. inkrementálním snímačem otáček vřetena. Výstup generátoru 11 impulsů je propojen se vstupem řadiče 12. Řadič 12 vytváří sled adres, potřebný pro serioparalelní výpočet. Řadič 12 může být např. realizován čítačem. Výstup řadiče 12 je propojen druhým informačním kanálem jednak s druhými vstupy paměti 3 konstant, paměti 2 čítače a bloku 7 maskování a jednak s prvními vstupy paměti 5 střádače a bloku 8 rozdělování impulsů. Výstup paměti 3 konstant je spojen s prvním vstupem první sčítačky 4, jejíž druhý vstup je propojen s výstupem paměti '2 čítače. Výstup první sčítačky 4 je spojen jednak se třetím vstupem paměti 2 čítače, jednak s prvním vstupem bloku druhé sčítačky S, jejíž druhý vstup je spojen s výstupem paměti 5 střádače. Výstup druhé sčítačky 6 je propojen se třetím vstupem bloku 7 maskován'. Blok 7 maskování je zapojen tak, aby realizoval funkci logického součinu čísla udávajícího nastavený modul sčítání a výsledku součtu obsahu paměti 5 střádače a paměti 2 čítače. Tato funkce může být realizována např. logickými hradly. 'První výstup bloku 7 maskování je připojen ha druhý vstup paměti 5 střádače. Druhý výstup bloku 7 maskování je spojen jednak se třetím vstupem paměti 3 konstant, jednak se druhým vstupem bloku 8 rozdělování impulsů. Blok 8 rozdělování impulsů určuje podle hodnoty adresy, generované řadičem 12, do které osy je přiveden výstupní impuls. 'Zároveň upravuje dobu trvání výstupního impulsu. První výstup bloku 8 rozdělování impulsů je spojen se vstupem prvního servopohonu 10. Druhý výstup bloku 8 rozdělování impulsů je spojen se vstupem druhého servopohonu 9. Servopohony mohou být realizovány např. stejnosměrnými motory s regulátorem a odměřovacím zařízením, polohyThe information source 1, usually realized by the input part of the control system, allows entering the desired motion parameters (eg, the path radius generated, path start and end points, etc.) and processing them into a shape suitable for input to the interpolator. The output of the information source 1 is connected by the first information channel to the first inputs of the constant memory 3, the counter memory 2 and the masking block 7. The velocity of the resulting motion is proportional to the output frequency of the pulse generator 11, which may be realized, for example, by an oscillator or an incremental spindle speed sensor. The output of the pulse generator 11 is coupled to the input of the controller 12. The controller 12 generates the address sequence needed for the seri-parallel calculation. For example, the controller 12 may be implemented by a counter. The output of the controller 12 is connected by a second information channel to the second inputs of the constant memory 3, the counter memory 2 and the masking block 7 and to the first inputs of the storage memory 5 and the pulse splitting block 8. The output of the constant memory 3 is connected to the first input of the first adder 4, the second input of which is connected to the output of the counter memory 2. The output of the first adder 4 is connected both to the third input of the counter memory 2 and to the first input of the block of the second adder S, the second input of which is connected to the memory output 5 of the accumulator. The output of the second adder 6 is coupled to the third input of block 7 masked. The masking block 7 is connected to realize the function of the logical product of the number indicating the set addition module and the result of the sum of the contents of the storage memory 5 and the counter memory 2. This function can be realized eg by logic gates. The first output of the camouflage block 7 is connected to the second input of the storage memory 5. The second output of the masking block 7 is connected both to the third input of the constant memory 3 and to the second input of the pulse splitting block 8. The pulse splitting block 8 determines according to the address value generated by the controller 12 to which axis the output pulse is supplied. It also adjusts the duration of the output pulse. The first output of the pulse-distribution block 8 is connected to the input of the first actuator 10. The second output of the pulse-distribution block 8 is connected to the input of the second actuator 9. The actuators may be realized, for example, DC motors with controller and metering device.

Claims (1)

PŘEDMĚTSUBJECT Zapojení obvodů interpolátoru dráhy vyznačené tím, že výstup zdroje (lj informací je prvním informačním kanálem propojen s prvními vstupy paměti (3j konstant, paměti (2) čítače a bloku (7) maskování, výstup generátoru (11) impulsů je propojen se vstupem řadiče (12], jehož výstup je propojen druhým informačním kanálem jednak se druhými vstupy paměti (3) konstant, paměti (2) čítače a bloku (7) maskování a jednak s prvními vstupy paměti (5) střádače a bloku (8) rozdělování impulsů, výstup paměti (3) konstant je spojen s prvním vstupem první sčítačky (4), jejíž druhý vstup je propojen s výstupem paměti (2) čítače, výstup první sčítačky (4) je spojen jednakCircuit interpolator circuit wiring characterized in that the output of the source (ij of information is connected by the first information channel to the first inputs of the memory (3j of the constant, memory (2) of the mask and block (7)), the output of the pulse generator (11) 12], the output of which is connected by a second information channel to the second inputs of the memory (3) of the constant, the memory (2) of the counter and the masking block (7) and the first inputs of the memory (5). the constant memory (3) is connected to the first input of the first adder (4), the second input of which is connected to the output of the counter memory (2), the output of the first adder (4) is connected both Před zahájením pohybu se ze zdroje 1 vstupních informací přepíší vstupní geometrické údaje (v případě lineární interpolace rozdíl souřadnic koncového a výchozího bodu, v případě kruhové interpolace souřadnice výchozího bodu vzhledem ke středu kružnice] do paměti 2 čítače a zároveň se nastaví pracovní oblast adres paměti 3 konstant, která určuje druh interpolace. Kromě toho· se nastaví modul druhé sčítačky 6 prostřednictvím bloku 7 maskování. V každém výpočetním kroku je k obsahu paměti 2 čítače přičtena příslušná hodnota (nula, -j-1 nebo —lj z paměti 3 konstant pomocí první sčítačky 4 a výsledek je opět uložen do paměti 2 čítače. Kromě toho je tento výsledek sečten prostřednictvím druhé sčítačky 6 s obsahem paměti 5 střádače a výsledek je přes blok 7 maskování uložen do paměti 5 střádače. Blok 7 maskování mění modul druhé sčítačky 6 podle velikosti zadané dráhy (délky úsečky při lineární a poloměr při kruhové interpolaci). Je-li výsledek sčítání ve druhé sčítačce 6 větší než nastavený modul sčítání, vytváří blok 7 maskování výstupní impuls, který je veden do bloku 8 rozdělování impulsů a zároveň ovlivňuje, která hodnota (0, +1 nebo —lj bude v následujícím kroku vybrána z paměti 3 konstant. Výstupní impulsy bloku 7 maskování jsou blokem 8 rozdělování impulsů přivedeny na impulsní vstupy autonomně pracujících servopohonů 9, 10 jednotlivých souřadných os. Generátor 11 řídicích impulsů vytváří sled impulsů s kmitočtem, úměrným požadované rychlosti pohybu. Řadič 12 vytváří periodicky se opakující sled adres pamětí 2, 3, 5 bloku 7 maskování a bloku 8 rozdělování impulsů. Zároveň vytváří řídicí signály potřebné pro· funkci interpolátoru.Before the movement begins, the input geometry data is overwritten from the input source 1 (in the case of linear interpolation, the difference between the coordinates of the end point and the starting point, in the case of circular interpolation the coordinates of the starting point relative to the circle center) to the memory 2. In addition, the module of the second adder 6 is set via masking block 7. In each calculation step, a corresponding value (zero, -j-1, or -lj from the 3 constant memory) is added to the contents of the counter memory 2 by the first and the result is again stored in the counter memory 2. In addition, this result is summed via the second adder 6 containing the storage memory 5 and the result is stored in the storage memory 5 via the masking block 7. The masking block 7 changes the module of the second adder 6 according to size. entered paths (lengths of acc If the addition result in the second adder 6 is larger than the set addition module, the masking block 7 generates an output pulse that is fed to the pulse splitting block 8 and at the same time affects which value (0, + + 1 or —lj will be selected from the 3 constants memory in the next step. The output pulses of the masking block 7 are applied to the pulse inputs of the autonomously operating actuators 9, 10 of the individual coordinate axes by the pulse-splitting block 8. The control pulse generator 11 generates a pulse train at a frequency proportional to the desired speed of movement. The controller 12 generates a periodically repeating address sequence of the memories 2, 3, 5 of the masking block 7 and the pulse distribution block 8. At the same time, it generates the control signals required for the interpolator function. Vynález lze použít zejména u řídicích systémů obráběcích strojů.The invention is particularly applicable to control systems of machine tools. VYNÁLEZU se třetím vstupem paměti (2J čítače, jednak s prvním vstupem druhé sčítačky (6), jejíž druhý vstup je spojen s výstupem paměti (5) střádače, výstup druhé sčítačky (6) je propojen se třetím vstupem bloku (7) maskování, první výstup bloku (7) maskování je připojen na druhý vstup paměti (5) střádače, druhý výstup bloku (7) maskování je spojen jednak se třetím vstupem paměti (3) konstant, jednak se druhým vstupem bloku (8) rozdělování impulsů, jehož první výstup je spojen se vstupem prvního servopohonu (10) a druhý výstup bloku (8) rozdělování Impulsů je spojen se vstupem druhého servopohonu (9).OF THE INVENTION with a third memory input (2J), first with a second input of the second adder (6), the second input of which is connected to the storage memory (5) output, the output of the second adder (6) is connected to the third input of the masking block (7) the output of the masking block (7) is connected to a second input of the storage memory (5), the second output of the masking block (7) is connected to both the third input of the constant memory (3) and the second input of the pulse distribution block (8). it is connected to the input of the first actuator (10) and the second output of the pulse splitting block (8) is connected to the input of the second actuator (9).
CS200579A 1979-03-27 1979-03-27 Connection of circuits of the track interpolar CS215524B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS200579A CS215524B1 (en) 1979-03-27 1979-03-27 Connection of circuits of the track interpolar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS200579A CS215524B1 (en) 1979-03-27 1979-03-27 Connection of circuits of the track interpolar

Publications (1)

Publication Number Publication Date
CS215524B1 true CS215524B1 (en) 1982-08-27

Family

ID=5355883

Family Applications (1)

Application Number Title Priority Date Filing Date
CS200579A CS215524B1 (en) 1979-03-27 1979-03-27 Connection of circuits of the track interpolar

Country Status (1)

Country Link
CS (1) CS215524B1 (en)

Similar Documents

Publication Publication Date Title
EP0077178B1 (en) System for controlling motors for synchronous operating
US5107193A (en) Feedforward control apparatus for a servomotor
EP0187864A1 (en) Acceleration/deceleration control system
SU722503A3 (en) Device for moving object control
US4449196A (en) Data processing system for multi-precision arithmetic
JPS59177604A (en) Numerical control method
US3479574A (en) Feed rate computer and squaring circuit for a pulse responsive multiaxes servo system
US3122691A (en) Digital contouring system with automatic feed rate control
JPH0679250B2 (en) Axis speed output method
CS215524B1 (en) Connection of circuits of the track interpolar
US3792333A (en) Feedrate control system for numerical control apparatus
US4415967A (en) Multi-axis controller
US4164693A (en) Method and system for producing linear contouring movement
US3414787A (en) Numeric control and servo system
US3443178A (en) Servo system
US4020331A (en) Feed rate control system for numerical control machine tool
US5218549A (en) Axis control system for numerical control apparatus
US3591781A (en) Machine tool control system with edge generator
US3356994A (en) Positioning numerical control device for machine tools and similar equipments
JPH06274220A (en) Nc device
US3370239A (en) Numerical control system for command speeds of tri-dimensional displacements
JPS60209812A (en) Acceleration and deceleration control system
EP0078144A2 (en) Speed control apparatus
SU585474A1 (en) Follow-up system
CA1117586A (en) Stepping motor control circuit