CS212467B1

CS212467B1 - Connection for combinational logic functions between two logic systems

Info

Publication number: CS212467B1
Application number: CS827578A
Authority: CS
Inventors: Zdenek Zdrazil
Original assignee: Zdenek Zdrazil
Priority date: 1978-12-13
Filing date: 1978-12-13
Publication date: 1982-03-26

Abstract

Vynález se týká oboru číslicových systémů. Dosud známá zapojení využívají pro sestavení kombinančních logických obvodů s větším počtem proměnných: diskrétních prvků, obvodů s nízkým stupněm integrace, programovatelných logických polí a mikroprocesorů. Nevýhody stávajícího přístupu spočívají ve značné pracnosti, nákladnosti, malé spolehlivosti, velkém příkonu a rozměrech. Podstata vynélezu spočívá v tom, že obsahuje gva pamětové bloky, vyznačené tím, že pamětové bloky mají stejný počet vstupů, přičemž vždy jeden vstup prvního pamětového bloku a jeden vstup druhého pamětového bloku jsou napojeny na jim příslušný třídicí výstup řídicího logického systému, komparační výstupy řídicího logického systému jsou napojeny na komparační vstupy logického komparátoru, jehož pamětové vstppy jsou napojeny na výstupy druhého pamětového bloku, výstup logického komparátoru je napojen na hradlovací vstup prvního pamětového hloku, jehož výstupy jsou napojeny na vstupy říz_eného logického systému. Vynálezu je možno s výhodnou použít, zejména pro kombinační logické funkce s velkým počtem vstupních a výstupních proměnných,jejichž množiny vstupních stavů nejsou plně využity,tj. např. v systémech pro rozpoznávání obrazců.The invention relates to the field of digital systems. Previously known circuits are used to assemble combinational logic circuits with a larger number of variables: discrete elements, circuits with a low level of integration, programmable logic arrays and microprocessors. The disadvantages of the current approach are considerable laboriousness, cost, low reliability, high power consumption and dimensions. The essence of the invention lies in the fact that it contains two memory blocks, characterized in that the memory blocks have the same number of inputs, with one input of the first memory block and one input of the second memory block always being connected to their respective sorting output of the control logic system, the comparison outputs of the control logic system are connected to the comparison inputs of a logic comparator, whose memory inputs are connected to the outputs of the second memory block, the output of the logic comparator is connected to the gate input of the first memory block, whose outputs are connected to the inputs of the controlled logic system. The invention can be advantageously used, in particular, for combinational logic functions with a large number of input and output variables, whose sets of input states are not fully utilized, i.e., for example, in pattern recognition systems.

Description

Dosud známá zapojení využívají pro sestavení kombinančních logických obvodů s větším počtem proměnných: diskrétních prvků, obvodů s nízkým stupněm integrace, programovatelných logických polí a mikroprocesorů.The hitherto known circuits use to build combination logic circuits with multiple variables: discrete elements, circuits with low degree of integration, programmable logic arrays and microprocessors.

Nevýhody stávajícího přístupu spočívají ve značné pracnosti, nákladnosti, malé spolehlivosti, velkém příkonu a rozměrech.The disadvantages of the current approach are considerable laboriousness, cost, low reliability, large power consumption and dimensions.

Podstata vynélezu spočívá v tom, že obsahuje gva pamětové bloky, vyznačené tím, že pamětové bloky mají stejný počet vstupů, přičemž vždy jeden vstup prvního pamětového bloku a jeden vstup druhého pamětového bloku jsou napojeny na jim příslušný třídicí výstup řídicího logického systému, komparační výstupy řídicího logického systému jsou napojeny na komparační vstupy logického komparátoru, jehož pamětové vstppy jsou napojeny na výstupy druhého pamětového bloku, výstup logického komparátoru je napojen na hradlovací vstup prvního pamětového hloku, jehož výstupy jsou napojeny na vstupy říz_eného logického systému.SUMMARY OF THE INVENTION The present invention is characterized in that it comprises gva memory blocks, characterized in that the memory blocks have the same number of inputs, one input of the first memory block and one input of the second memory block being connected to their respective sorting output of the control logic system. the logic system is connected to the comparator inputs of the logic comparator whose memory inputs are connected to the outputs of the second memory block, the logic comparator output is connected to the gating input of the first memory block, the outputs of which are connected to the inputs of the controlled logic system.

Vynálezu je možno s výhodnou použít, zejména pro kombinační logické funkce s velkým počtem vstupních a výstupních proměnných,jejichž množiny vstupních stavů nejsou plně využity,tj. např. v systémech pro rozpoznávání obrazců.The invention can be advantageously used, particularly for combinational logic functions with a large number of input and output variables whose input state sets are not fully utilized, i. eg in pattern recognition systems.

Vynález se týká zapojení pro kombinační logická funkce mezi dvěma logickými systémy, obsahující dva paměťové bloky, mající stejný počet vstupů.The invention relates to a circuitry for a combinational logic function between two logic systems comprising two memory blocks having the same number of inputs.

Dosud známá zapojení využívají pro sestavení kombinačních logických obvodů s větším počtem proměnných: diskrétních prvků, obvodů s nízkou integrací, programovatelných logických polí a mikroprocesorů.The hitherto known circuits use to build combinational logic circuits with multiple variables: discrete elements, low-integration circuits, programmable logic arrays and microprocessors.

Nevýhody diskrétních prvků spočívají ve značné pracnosti, nákladnosti, malé spolehlivosti, velkém příkonu a rozměrech. V menší míře se vyskytují tyto nevýhody i u zapojení z hradel v obvodech nízké integrace. Zásadní rozpor však spočívá v nemožnosti použít stávající způsoby výstavby logické sítě pro obvody s vysokou integrací. U obvodů s nízkou integrací je úloha realizována vnějšími spoji mezi integrovanými obvody. Právš organizace propojení je podstatou poblému u obvodů s vysokou integrací, které obsahují řádově 1 OOOkrát více logických obvodů v jednom pouzdře, než jich je v obvodech nízké integrace.Disadvantages of discrete elements are considerable labor, cost, low reliability, high power consumption and dimensions. To a lesser extent, these disadvantages also occur with low-wiring gates. However, the fundamental contradiction lies in the impossibility to use existing ways of building a logical network for circuits with high integration. For circuits with low integration, the task is realized by external links between integrated circuits. In particular, the organization of interconnections is the essence of high-integration circuits that contain about 1000 times more logic circuits in a single housing than there are low-integration circuits.

Při tak výrazném vzrůstu složitosti, jaký je v přechodu od nízké k vysoké integraci, a nemožnosti nalézt univerzální propojení, je nezbytné hledat jiné způsoby výstavby logických sítí. Dosud jediným výsledkem snah v této oblasti jsou programovatelná logická pole. Jsou to speciální integrované obvody středního až vysokého stupně integrace. Jejich nevýhodou je vysoká cena vyplývající ze speciálnosti, obtížná přizpůsobivost úloze z hlediska počtu vstupů, výstupů a termů funkce, jejímž důsledkem je malá hospodárnost. Proces jejich programováni podle zadání úlohy je třeba dosud u většiny typů provádět při vlastní výrobě, což pro uživatele znamená zpravidla zdlouhavou spolupráci s výrobcem. Jinou možností je přepalování nežádoucích spojů laserem. V případě mikroprocesorů vyplývají nevýhody převážně z neadekvátnosti prostředků složitosti problematiky. Vlastní mikroprocesor je třeba doplnit podpůrnými obvody na mikropočítač a navíc řadou registrů, jejichž hodnoty jsou sekvenčně snímány a zpracovávány. Sekvenčnoet se projeví v pomalosti odezvy, nebot je třeba řádově desítek instrukcí na rozpoznání vstupního slova o větším počtu proměnných, než s jakým mikroprocesor pracuje. Protože mikroprocesory jsou ještě složitějším logickým blokem než programovatelná logická pole, je zapotřebí dalších zařízení výpočetní techniky pro návrh, diagnostiku : a údržbu. Celý cyklus od specifikace úlohy až po realizaci je proto značně zdlouhavý a nákladný.With such a significant increase in complexity as the transition from low to high integration and the inability to find universal interconnections, it is necessary to look for other ways of building logical networks. So far, the only result of efforts in this area are programmable logic arrays. They are special integrated circuits of medium to high degree of integration. Their disadvantage is the high price resulting from special features, difficult adaptability to the task in terms of the number of inputs, outputs and term of the function, which results in low economy. The process of their programming according to the task assignment has yet to be carried out for most types during the production itself, which means for the user usually a lengthy cooperation with the manufacturer. Another option is to burn unwanted connections by laser. In the case of microprocessors, disadvantages arise mainly from the inadequacy of means of complexity of the issue. The microprocessor itself needs to be supplemented with support circuits for the microcomputer and a number of registers, whose values are sequentially read and processed. Sequence counts in response slowness, as it takes tens of instructions to recognize an input word with more variables than the microprocessor is working with. Because microprocessors are an even more complex logic block than programmable logic arrays, additional computing, design, diagnostics and maintenance equipment is needed. The entire cycle from task specification to implementation is therefore very lengthy and costly.

Mnohé z těchto nevýhod odstraňuje zapojení pro kombinační logické funkce mezi dvěma logickými systémy, podle vynálezu jehož podstata spočívá v tom, že vždy jeden vstup prvního paměťového bloku a jeden vstup druhého pamětového bloku jsou napojeny na jim příslušný třídicí výstup řídicího logického systému, komparační výstupy řídicího logického systému jsou napojeny na komparační vstupy logického komparátoru,jehož pamštové vstupy jsou napojeny na výstupy druhého pamětového bloku, výstup logického komparátoru je napojen aa hradlovací vstup prvního pamětového bloku, jehož výstupy jsou napojeny na vstupy logického systému.Many of these disadvantages are eliminated by the connection for combinational logic functions between two logic systems, according to the invention, which consists in that each input of the first memory block and one input of the second memory block are connected to their respective sorting output of the control logic system. The logic system is connected to the comparator inputs of the logic comparator whose memory inputs are connected to the outputs of the second memory block, the output of the logical comparator is connected and the gating input of the first memory block whose outputs are connected to the inputs of the logical system.

Výhody řešení podle vynálezu spočívají v jednoduchosti návrhu, nebot je možno se obejít bez použití boolovy algebry, v prakticky neomezeném počtu vstupů a výstupů, v nezávislosti na logické složitosti realizované funkce a prostřednictvím pamětí i ve volitelné funkční rychlosti celého zapojeni. Řešení je založeno na kvantitativním přístupu k logické funkci, kdy podstatnými parametry zadání je počet vstupů, výstupů a počet výstupních slov, na rozdíl od klasického přístupu, v němž byla dominantní kvalita, to znamená složitost logické funkce. Z kvantitativního přístupu vyplývá výhoda univerzálnosti, spočívající nejen v přímé použitelnosti zapojení pro kombinační logické funkce stejné kvantitativní třídy, ale také ve snadné modifikovatelnosti pro jiné kvantitativní parametry. Právě přizpůsobivost zapojení podle zadaných parametrů je zdrojem značných úspor, nebot zapojení není redundantní.The advantages of the solution according to the invention reside in the simplicity of the design, since it is possible to dispense with the use of bool algebra, in virtually unlimited number of inputs and outputs, independent of the logical complexity of the implemented function and through memory. The solution is based on a quantitative approach to the logic function, where the essential parameters of the input are the number of inputs, outputs and the number of output words, unlike the classical approach in which the quality was dominant, ie the complexity of the logic function. The quantitative approach implies the advantage of universality, consisting not only in the direct usability of the circuitry for combinational logic functions of the same quantitative class, but also in easy modifiability for other quantitative parameters. The adaptability of the wiring according to the given parameters is a source of considerable savings, because the wiring is not redundant.

Význačným rysem zapojení je použití obvodů s vysokou integrací, které lze obtížně použít pro dosavadní způsoby zapojování kombinačních logických sítí. Předložené zapojení, s orientací na základní element v oblasti číslicové techniky, jímž je paměť, se stává nezávislým na budoucím technologickém vývoji. Ve srovnání se speciálními prvky pro kombinační logické funkce jsou paměti levnější, nebot výroba speciálních prvků je zanedbatelně malé ve srovnání s vyráběným počtem paměťových prvků. Ze značného rozšířeni paměťových prvků vyplývá i jejich snadná dostupnost. Podstatnou výhodou předloženého zapojení je také možnost volby funkční rychlosti zapojení, použitím pamětí podle rychlostních nároků aplikace, což vede k dalším úsporám. Celkové zpoždění předloženého zapojení je dáno převážně vybavovaoí dobou použitého typu paměti, protože oba paměťové bloky pracují současně a zpoždění jednoduché logické komparace je zpravidla zanedbatelné. Paměti patří obecně k nejlevnějSím obvodům v oblasti velkoplošné integrace, protože obsahují velký počet identických, symetricky rozložených paměťových buněk. Kromě nízkých nákladů vynikají tyto prvky velkou operační rychlostí a zvýšenou systémovou spolehlivostí. Práce s většími bloky zkrátí ěes potřebný k vývoji zařízení a usnadní údržbu.A significant feature of the circuitry is the use of high integration circuits, which are difficult to use for prior art methods of combinational logic networks. The present connection, with a focus on the basic element in the field of digital technology, which is memory, becomes independent of future technological development. Compared to special elements for combinational logic functions, memories are cheaper since the production of special elements is negligibly small compared to the number of memory elements produced. The considerable expansion of memory elements also implies their easy availability. An essential advantage of the present circuitry is also the possibility of selecting a functional circuit rate, using memories according to the application speed requirements, which leads to further savings. The overall delay of the present circuit is predominantly due to the recall of the type of memory used, since both memory blocks operate simultaneously and the delay of a simple logic comparison is generally negligible. Memory is generally one of the cheapest circuits in the area of large-scale integration because it contains a large number of identical, symmetrically distributed memory cells. In addition to their low cost, these features excel at high operating speed and increased system reliability. Working with larger blocks will shorten the time needed to develop equipment and facilitate maintenance.

Příklad zapojení podle vynálezu je znázorněn na výkrese představujícím blokové schéma.An example of a circuit according to the invention is shown in the drawing representing a block diagram.

Na obrázku jsou dva paměťové bloky 1, 2; pamětové bloky £, £ mají stejný počet vstupů, přičemž vždy jeden vstup 1.1. 1,2 až 1.n prvního paměťového bloku £ a jeden vstup 2.1. 2.2. až 2.n druhého pamětového bloku 2 jsou napojeny na jim příslušný třídicí výstup 3.1, 3.2, až 3.n řídicího logického systému 3. Komparační výstupy 30.1, 30,2, až· 30.m řídicího logického.systému £ jsou napojeny na komparační vstupy 50.1, 50.2, až 50.m logického komparátoru £, jehož pamětové vstupy 5.1. 5.2. až 5.m jsou napojeny na výstupy 20.1 . 20.2 až 20.m druhého pamětového bloku 2. Výstup 501 logického komparátoru 5 je napojen na hradlovací vstup 101 prvního pamětového bloku £, jehož výstupy 10.1, 10.2 až 1O.p jsou napojeny na vstupy 4.1. 4.2 až 4.P řízeného logického systému £.In the figure there are two memory blocks 1, 2; the memory blocks £, £ have the same number of inputs, one input 1.1 at a time. 1.2 to 1.n of the first memory block 6 and one input 2.1. 2.2. to 2.n of the second memory block 2 are connected to their respective sorting output 3.1, 3.2, to 3.n of the control logic system 3. The comparative outputs 30.1, 30.2, to 30.m of the control logic system 6 are connected to the comparator. inputs 50.1, 50.2, up to 50.m of the logic comparator 8, whose memory inputs 5.1. 5.2. to 5.m are connected to outputs 20.1. 20.2 to 20.m of the second memory block 2. The output 501 of the logic comparator 5 is connected to the gating input 101 of the first memory block 8, whose outputs 10.1, 10.2 to 10.p are connected to the inputs 4.1. 4.2 to 4.P of the controlled logic system £.

Zapojení podle vynálezu funguje tak, že definovaným slovům na výstupech 3.1. 3.2 až laj, JOjJ , £0^2 až 30.m řídicího logického systému £ jsou přiřazena, podle předpisu daného kombinační logickou funkcí, slova vstupující do řízeného logického systému 4. Z předpisu kombinační logické funkce mající n + m vstupů a p výstupů, jež spojuje oba logické systémy, je n třídicích výstupů 3.1. 3.2. 3.n řídicího logického systému £ takového charakteru, že rozliší každé z definovaných slov. Paměti se zaplní podle funkčního předpisu kombinační logické funkce tak, že podle stavů třídicích výstupů 3.1. 3.2. 3.n. které vstupují do obou paměťových bloků £ a 2, zavedeme na odpovídající místa v případě prvního pamětového bloku £ předepsané výstupní slova a v případě druhého pamětového bloku 2 zbývající části definovaných vstupních slov. Potom podle stavu třídicích výstupů 3.1. 3.2 až řídicího logického systému £ vyberou oba pamětové bloky £ a 2_ uložené slova. Druhý pamělový blok 2 obsahuje zbývající části definovaných slov, příslušející k třídicím výstupům 3.1.The circuit according to the invention works in such a way that the defined words on the outputs 3.1. 3.2 to 1a, 10j, 10 to 24m of the control logic system 6 are assigned, as prescribed by the combinational logic function, words entering the controlled logic system 4. From the prescription of the combinational logic function having n + m inputs and outputs that connects both logic systems, there are n sorting outputs 3.1. 3.2. 3.n of a control logic system 8 of a character that distinguishes each of the defined words. The memories are filled according to the function code of the combinational logic function so that according to the states of the sorting outputs 3.1. 3.2. 3.n. In the case of the first memory block 8, the prescribed output words and in the case of the second memory block 2 the remaining parts of the defined input words are introduced. Then according to the state of the sorting outputs 3.1. 3.2 through the control logic system 6 select both the memory blocks 6 and the stored words. The second memory block 2 contains the remaining parts of the defined words belonging to the sorting outputs 3.1.

ÍL2 až 3.n. V logickém komparátoru £ je pak porovnána zbývající část definovaného slova s odpovídajícími výstupy 30.1. 30.2. 30.m řídicího logického systému £ a jedině při jejich shodě je uvolněn logickou úrovní z výstupu 501 logického komparátoru £ první pamětový blok £, který připojí předepsané výstupní slovo na výstupy 4.1. 4.2 až 4.P řízeného logického systému £. Jestliže je počet definovaných slov takový, že nezaplní všechna místa příslušející počtu pamětovýčh vstupů, pak na zbývající místa v prvním pamělovém bloku £ se zavede smluvené výstupní slovo, které znamená, že okamžité výstupní slovo na výstupech 3.1. 3.2 až 3.n. 30.1. 30.2 až 30.m řídicího logického systému £ není mezi definovanými slovy. Jestliže je nezbytné,aby na vstupech 4.1. 4.2 až 4.d řízeného logického systému £ bylo smluvené výstupní slovo i při zahradlovaném prvním paměťovém bloku £, použijí se k tomu například diskrétní pasivní, prvky.IL2 to 3.n. In the logic comparator 8, the remaining part of the defined word is then compared with the corresponding outputs 30.1. 30.2. 30m of the control logic system 6, and only when they are matched, is released by the logical level from the output 501 of the logic comparator 6 the first memory block 8 which attaches the prescribed output word to the outputs 4.1. 4.2 to 4.P of the controlled logic system £. If the number of defined words is such that it does not fill all the locations corresponding to the number of memory inputs, then the agreed output word is introduced to the remaining locations in the first memory block 8, which means that the instantaneous output word at the outputs 3.1. 3.2 to 3.n. 30.1. 30.2 to 30.m of the control logic system 6 is not among the defined words. If necessary, at the inputs 4.1. 4.2 to 4.d of the controlled logic system 6 was the agreed output word even with the first memory block 6 being gardened, for example discrete passive elements are used.

Zapojení podle vynálezu je možno s výhodou použít, zejména pro kombinační logické funkce s velkým počtem vstupních a výstupních proměnných, jejichž množiny vstupních stavů nejsou plně využity a nemění se příliš často. Takové úlohy se vyskytují prakticky ve všech oborech číslicové techniky, především pak v řídicí technice. Výhodně se uplatní v realizaci sdružených ěástí algoritmů s využitím omezeni, at již explicitních, nebo implicitních.The circuit according to the invention can be advantageously used, especially for combinational logic functions with a large number of input and output variables whose input state sets are not fully utilized and do not change very often. Such tasks occur in practically all branches of digital technology, especially in control technology. They are advantageously used in the implementation of composite parts of algorithms using constraints, whether explicit or implicit.

Mohou to být libovolné matematicko-logické operace s omezeným počtem výsledných hodnot, které lze v případě potřeby navíc modifikovat nelinearitou. Příkladem budiž násobička v regulátoru, kdy v dalším bloku jsou výsledky omezeny do úzkého rozmezí, nebo naopak když vstupní hodnoty nemohou nabývat libovolných hodnot. Další možnosti nabízí oblast mikropro3 ceeorů, pro kterou mohou zapojení podle vynálezu pracovat jako koncentrátory dat, které jednoznačně transformují vstupní slova o velkém počtu bitů na slova rozměrem vhodná pro přímé zpracování mikroprocesorem, popřípadě mohou vykonávat některé pro procesor zdlouhavé funkce. Jejich příkladem mohou být funkce s velkým rozsahem argumentu a malým počtem funkčních hodnot. Zapojení je též vhodné pro transformaci řídce obsazených matic s velkým počtem řádků a sloupců do vektoru složeného z nenulových hodnot matice. Příkladem použití zapojení v jiné oblasti jsou systémy pro rozpoznávání obrazců, v nichž je třeba z velkého množství možných vzorů snímací matice rozpoznat pouze určité útvary. Zavedením vhodných zpětných vazeb lze zapojení použít i pro sekvenční logické funkce.These can be any mathematical-logical operations with a limited number of result values, which can be modified if necessary by non-linearity. An example is a multiplier in the controller, where in the next block the results are limited to a narrow range, or vice versa, when the input values cannot be arbitrary values. Another possibility is the area of microprocessors for which the circuitry according to the invention can operate as data concentrators which unambiguously transform input words of a large number of bits into words suitable for direct microprocessor processing or perform some lengthy functions for the processor. Examples are functions with a large argument range and a small number of function values. The connection is also suitable for transforming sparsely populated matrices with a large number of rows and columns into a vector composed of nonzero matrix values. An example of the use of wiring in another area is pattern recognition systems in which only certain features need to be recognized from a large number of possible sensor matrix patterns. By introducing appropriate feedbacks, the wiring can also be used for sequential logic functions.

Claims

SUBJECT OF THE INVENTION

Connection for combinational logic functions between two logic systems comprising two memory blocks having the same number of inputs, characterized in that each input (1.1, 1.2 to 1.n) of the first memory block (1) and one input (2.1, 2.2 to 2) .n) the second memory block (2) is not connected to their respective sorting output (3.1, 3.2 to 3.n) of the control logic system (3), the comparative outputs (30.1, 30.2 to 30.m) of the control logic system (3) are connected to the comparator inputs (50.1, 50.2 to 50.m) of the logic comparator (5), whose memory inputs (5.1, 5.2 to 5.m) are connected to the outputs (20.1, 20.2 to 20.m) of the second memory block (2) , the output (501) of the logic comparator (5) is not connected to the gating input (101) of the first memory block (1), whose outputs (10.1, 10.2 to 10.p) are connected to the inputs (4.1, 4.2 to 4.p) controlled logic system (4).