CS211478B1 - Zapojeni kodéru pro klávesnici - Google Patents

Description

Vynález se týká zapojení kodéru pro klávesnici, se vstupními obvody, jejichž vstupy jsou připojitelné na matici tlačítek klávesnice a s výstupními obvody s výstupy binárního kódu, jimiž se vkládají vstupní data do zařízení na zpracování informací.

Kodéry pro klávesnice slouží k přiřazení paralelního nebo sériového kódu ke každému tlačítku klávesnice. Při vkládání vstupních dat do zařízení na zpracování informací pomocí klávesnice se zejména při rychlé manipulaci může stát, že obsluha stiskne omylem současně dvě nebo více tlačítek. V tom případě může být z klávesnice vyslána zkomolená informace. Aby se zabránilo vyslání takové zkomolené informace.do dalSího zařízení, vybavuje se klávesnice obvody, které v případě stisknutí jednoho tlačítka vyšlou signál STROB, kterým se signalizuje, že informace na výstupu klávesnice je platná. Stisknou-li se však dvě nebo více tlačítek současně, pak nepřítomnost tohoto signálu znamená, že informace na výstupu klávesnice není platná a v návazném zařízení není proto převzata k dalšímu-zpracování.

V praxi.se používá dvou způsobů vysílání signálu STROB. První způsob nejčastěji použí váný spočívá v tom, že signál STROB se vyšle při stisku prvního tlačítka a trvá až do oka mžiku jeho uvolněni nebo do okamžiku stisku druhého tlačítka. Po'uvolnění druhého tlačítka se opět objeví, čímž potvrdí správnost‘vyslané kódové informace a trvá až do okamžiku uvol něni prvního tlačítka.

Nevýhodou tohoto způsobu je, že v případě druhého tlačítka se může jednat i o stisk a uvolnění nežádoucího tlačítka. Dojde tak k nežádoucímu zopakováni znaku. U neškolené obsluhy dochází ké značné chybovosti při vkládání informací. Druhý způsob vysíláni signálu

STROB Spočívá v tom, že při <stisku prvního tlačítka se signál STROB vyšle a trvá po celou dobu stisku prvního tlačítka, i když ee potóm stiskne více tlačítek. Tento způsob má nevý211478

211478 . ... . 2 ..... .,,..

hodu v tóm, že při současném stisku dvou tlačítek nebo,což je častější případ, při uvolnění tlačítka v okamžiku, kdy jeou stisknuta další dvě tlačítka, objeví sé signál STROB a kódová kombinace, která je .jednou, ze tří nebo'čtyř' možných vyplývajících z průsečíků matice tlačítek, tedy jednou ze dvou správných a jedné nebo dvoufalešných, čili sepsaných. Tento způsob vyžaduje navíc složitější převodník kódu, který je nutný proto, aby nevzniklo sepsání kódové kombinace při stisku více tlačítek.

Uvedené nedostatky odstraňuje zapojení kodéru pro klávesnici podle vynálezu, jehož podstatou je, že výstupy vstupních obvodů jsou připojeny na vstupy převodníku 1 z n,na binární kód a na vstupy prvních obvodů logického vyhodnocení 1 a více z n a na vstupy druhých obvodů logického vyhodnocení 2 a více z n, výstupy převodníku 1 z n na binární kód jsou připojeny na vstupy paměti, jejíž výstupy jsou připojeny na vstupy výstupních obvodů a na vstupy porovnávacího obvodu, výstup prvních obvodů logického vyhodnocení 1 a více z n je připojen na druhý vstup prvního tvarovače a na čtvrtý vstup druhého tvarovače, výstup druhých obvodů logického vyhodnocení 2 a více z n je připojen na první vstup prvního tvarovače a na třetí vstup druhého tvarovače, první výstup prvního tvarovače je připojen na pátý vstup paměti, kdežto jeho třetí výstup je připojen na druhý vstup druhého tvarovače, výstup porovnávacího obvodu je připojen na první vstup druhého tvarovače, jehož výstup tvoři současně druhý výstup kodéru. Druhý výstup prvního tvarovače tvoří současně první výstup kodéru.

Příklad zapojení kodéru pro klávesnice je znázorněn na připojeném výkrese v blokovém schématu.

První až šestnáctý vstup 11 až 116 vstupních obvodů VSO jsou připojitelné na neznázorněnou matici klávesnice. Pro zjednodušení jsou na výkrese'znázorněny pouzeprvnívstup 14·. druhý vstup 12 a šestnáctý vstup 116. První výstup 011 vstupních obvodů VSO je připojen jednak na první vstup 21 převodníku PR 1 ze 16 na čtyřbitový binární kód, jednak na první vstup 51 prvních obvodů OLV1 logického vyhodnocení 1 a více ze 16 a na první vstup 61 druhých obvodů 0LV2 logického vyhodnocení 2 a více ze 16, druhý výstup 012 vstupních obvodů VSO je připojen jednak na druhý vstup 22 převodníku PR 1 ze 16 na čtyřbitový binární kód, jednak na druhý vstup 52 prvních obvodů OLV1 logického vyhodnocení .1 a více ze 16. a na druhý vstup 61 druhých obvodů, 0LV2 logického vyhodnoceni 2 a více ze. 16 a tak déle až šestnáctý výstup 0116 vstupních obvodů VSO je připojen na šestnáctý vstup 216 převodníku PR 1 ze 16 na čtyřbitový binární kód, jednak na šestnáctý vstup 516 prvních obvodů 0LV1 logického vyhodnoceni 1 a více ze 16 a na šestnáctý:vstup 616 druhých obvodů OLV2 logického vyhodnocení 2 a více ze 16.

Pro zjednodušení jsou na. výkrese znázorněny pouze první výstup 011. druhý výstup 012 a šestnáctý.výstup 0116 vstupních obvodů VSO a na ně<navazující vstupy prvních obvodů OLVI logického vyhodnocení 1 a více ze 16, druhých obvodů OLV2 logického vyhodnoceni 2a více ze 16 a převodníku PR. Prvni. výstup 021 převodníku PR 1 ze 16 na čtyřbitový binární kód jé připojen na první vstup 31 paměti £, kdežto jeho druhý výstup 022 je připojen na druhý vstup 32 paměti P, jeho třetí výstup 023 na třetí vstup 33 pamšti P a jeho.čtvrtý výstup 024 na čtvrtý vstup 34 paměti P. První výstup 031 paměti P je připojen jednak na první vstup 41 výstupních obvodů VYO. jednak na první vstup 71 porovnávacího.obvodu £2, druhý výstup 032 paměti P je připojen jednak na druhý, vstup 42 výstupních o.bvodft VYO.. jednak . ná druhý vstup 72 porovnávacího obvodu PO, třetí výstup 033 paměti £ je připojen jednak na třetí vstup 43 výstupních obvodů VYO. jednak na třetí vstuaffl porovnávacího obvodu PO, čtvrtý výstup 034 paměti P je připojen jednak na čtvrtý vstup 44 výstupních obvodů VYO. jednak na čtvrtý vstup 74 porovnávacího obvodu PO.

První výstup 041 výstupních obvodů VYO pro první bit binárního kódu, dále jejich dru- hý výstup 042 pro druhý bit binárního kódu, třetí výstup 043 pro třetí bit binárního kódu a čtvrtý výstup 044 proi čtvrtý bit binárního kódu jsou připojitelné na neznázorněné zařízení pro zpracování informaci. Výstup 051 prvních obvodů 0LV1 logického vyhodnocení 1 a více ze 16 je připojen jednak na druhý vstup 82 prvního tvarovače TY1. jednak ha čtvrtý vstup 94 druhého tvarovače TY2. Výstup 061 druhých obvodů OLY2 logického vyhodnoceni 2a více ze 16 je připojen jednak na první vstup 81 prvního tvarovače TY1. jednak na třetí vstup 93 druhého tvarovače TY2. První výstup 081 prvního tvarovače TVÍ .Ie připojen na pátý vstup 35 paměti P, kdežto jeho druhý výstup Ό82 tvoři'současně první výstup kodéru STROB 1 a jeho třetí výstup 083 je připojen na druhý vstup 92 druhého tvarovače TV2. Výstup 071 porovnávacího obvodu PO je připojen na první vstup 91 druhého tvarovače TY2. jehož výstup 091 - tvoři současně druhý výstup STROB II kodéru.

Pro každou klávesnici pozůstávající ze šestnácti a více tlačítek je zapotřebí dvou popsaných kodérů, z nichž jeden je připojen, na řádky matice klávesnice a druhý na sloupce matice klávesnice. V tomto případě je nutné sloučit příslušné výstupy signálu STROB na výstupech kodérů.

Při vybuzení jednoho ze šestnácti vstupů 11 až T16 vstupních obvodů VSĎ kodéru se v převodníku PR 1 ze 16 na čtyřbitový binární kód generuje čtyřbitový paralelní binární kód. V prvním tvarovači TVÍ se vytvoří signál pro výstup STROB I kodéru, který potvrzuje správnosti kódové kombinace na výstupech 041 až 044 kodéru, neboť byla splněna podmínka, že na výstupu 051 prvních obvodů 0LY1 logického vyhodnocení 1 a více ze ,6 se objevila úroveň logické 1 a na výstupu 061 druhých obvodů OLY2 logického vyhodnocení 2 a více ze 16 rovněž úroveň logické 1. Signálem na výstupu STROB 1 kodéru na druhém výstupu prvního tvarovače TVÍ se potvrzuje správnost kódové kombinace, která se náběžnou hranou hodinového signálu na pátém vstupu 35 paměti P převede do této paměti P a odtud přes výstupní obvody VYO na výstupy 041 až 044 kodéru. Signál na výstupu STROB 1 kodéru se uplatňuje u klávesnic staršího typu, v nichž je vysílán podle prvního shora uvedeného způsobu. Od signálu výstupu STROB I kodéru je ve druhém tvarovači TY2 odvozen signál výstupu STROB II na výstupu 091 kodéru, který potvrzuje správnost kódové kombinace na výstupech 041 až 044 kodéru. V okamžiku stisku druhého tlačítka se tento stav vyhodnotí v druhých obvodech OLV2 logického vyhodnocení 2 a více ze 16 a na jeho výstupu 061 se objeví úroveň logické 0.

V prvním tvarovači TVÍ se přeruší vysílání signálu výstupu STROB I kodéru a ve druhém tvarovači TY2 se přeruší vysílání signálu výstupu STROB II kodéru. Po uvolnění druhého stisknutého tlačítka se na výstupu 061 druhých obvodů OLY2 logického vyhodnocení 2 a více ze 16 objeví úroveň logické 1 a první tvarovač TVÍ opět vysílá signál výstupu STROB I. Signál výstupu STROB II není v tomto případě vysílán, neboť Klopný obvod typu RS ve druhém tvarovači TV2 zůstává v překlopeném stavu a blokuje jeho vytváření.

Podmínkou pro vynulování tohoto klopného obvodu je buň uvolnění všech vstupů 11 až 116 kodéru, to js uvolnění všech tlačítek klávesnice nebo změna kódové kombinace na výstupech 031. 032. 033. 034 paměti, která je identifikována porovnávacím obvodem PO. Tento případ nastane, když se k prvnímu tlačítku klávesnice stisklo druhé tlačítko a pak se první tlačítko uvolní a druhé tlačítko zůstane stisknuto.

Zapojení kodéru podle tohoto vynálezu lze použít u všech bezkontaktních klávesnic,· kterými se vkládají data do elektronických zařízení, určených ke zpracování informací rozličných charakterů.

Claims (2)

1. Zapojení kodéru pro klávesnici se vstupními obvody, jejichž vstupy jsou připojitelné na matici tlačítek klávesnice a s výstupními obvody s výstupy binárního kódu, vyznačené tím, že výstupy vstupních obvodů (VSO) jsou připojeny na vstupy převodníku (PR) 1 z n na binární kód, na vstupy prvních obvodů (OLV1) logického vyhodnocení 1 a více z n a na vstupy druhých obvodů (OLY2) logického vyhodnocení 2 a více z n, výstupy převodníku (PR) 1 z n na binární kód jsou připojeny na vstupy paměti (P), jejíž výstupy jsou připojeny na vstupy výstupních obvodů: (VYO) a na vstupy porovnávacího obvodu (PO), výstup (051) prvních obvodů (OLV1) logického vyhodnocení 1 a více z n je připojen na druhý vstup (82) prvního tvarovače (TVÍ) a na čtvrtý vstup (94) druhého tvarovače (TV2), výstup (061) druhých obvodů (OLV2) logického vyhodnocení 2“ a více z n je připojen na první vstup (81) prvního tvarovače (TVÍ) a na třetí vstup (93) druhého tvarovače (TV2), první výstup (081) prvního tvarovače (TVÍ) je připojen na pátý vstup (35) paměti (P), kdežto jeho třetí výstup (083) je připojen na druhý vstup (92) druhého tvarovače (TV2), výstup (071) porovnávacího obvodu (PO) je připojen na první vstup (91) druhého tvarovače (TV2), jehož výstup (091) tvoří současně druhý výstup kodéru (STROB II).

2. Zapojení podle.bodu 1 vyznačené tím, že druhý výstup (082) prvního tvarovače (TVÍ) tvoří současně první výstup kodéru (STROB I). ; -