CS209048B1

CS209048B1 - Zapojení pro svislý pohyb textu na obrazovce

Info

Publication number: CS209048B1
Application number: CS196680A
Authority: CS
Inventors: Karel Stanka; Pavel Dvorsky
Original assignee: Karel Stanka; Pavel Dvorsky
Priority date: 1980-03-21
Filing date: 1980-03-21
Publication date: 1981-10-30

Abstract

^Vynález se týká alfanumerických displeji, pro vytváření obrazu používají televizní rozklad obrazu a řešízapojeníprorealizacisvisléhopohybu ; řádek textu na stínítku. Zapojení je vytvořeno ze vstupního hradla, které pracuje jako součinový obvod, z čítače modulo N, jehož kapacita je rovná ■ počtu zobrazovaných řádek. Přepínač adres se ; přepíná jednímvodičem apaměťje typu RAM. Pro i změnu začátku adresování řádek paměti zobřazoi váných dat se používá řádkových adresových vstu- ‘ pů adresy pro zápis. Hodnota počáteční adresy se přepisuje jednorázově do čítače modulo N s paralelním přepisem vždy, když se změní adresování počáteční řádky paměti. Vynálezu se využije v oblasti výpočetní techniky a v automatických systémech řízení technologic- ’ kých procesů. | Předmět vynálezu je definován v jednom j bodě. j Popis je doplněn jedním obrázkem v blokovém I schématu.

Description

(54) Zapojení pro svislý pohyb textu na obrazovce /' '» ί Η i i ' ^Vynález se týká alfanumerických displeji, pro vytváření obrazu používají televizní rozklad obrazu a řeší zapojení pro realizaci svislého pohybu _; řádek textu na stínítku. Zapojení je vytvořeno ze vstupního hradla, které pracuje jako součinový obvod, z čítače modulo N, jehož kapacita je rovná počtu zobrazovaných řádek. Přepínač adres se ; přepíná jedním vodičem a paměť je typu RAM. Pro i změnu začátku adresování řádek paměti zobřazoi váných dat se používá řádkových adresových vstu‘ pů adresy pro zápis. Hodnota počáteční adresy se přepisuje jednorázově do čítače modulo N s paralelním přepisem vždy, když se změní adresování počáteční řádky paměti.

Vynálezu se využije v oblasti výpočetní techniky a v automatických systémech řízení technologic’ kých procesů.

| Předmět vynálezu je definován v jednom j bodě.

j Popis je doplněn jedním obrázkem v blokovém I schématu.

•2

Vynález se týká zapojení pro realizování svislého i pohybu řádek textu na stínítku obrazového dis- pleje.

Alfanumerické obrazovkové displeje se stránkovou pamětí, kterých se používá pro zobrazování dat textových souborů, zobrazují obvykle jen výsek z celého souboru. Pro rychlou orientaci v textu bývají alfanumerické obrazové displeje vybaveny tak, že řádky zobrazovaného textu se na obrazovce í pohybují směrem nahoru, když je žádán text, který j se nalézal za textem zobrazovaným, nebo dolů, | když je žádán text, který se nalézal před zobrazovaným textem. !

V současné době se popsaná funkce zajišťuje obvykle tak, že se paměť dat pro zobrazování ; naplní textem, který je posunut vzhledem k počátku paměti o řádku dopředu, resp. dozadu. Jiný j způsob, který se také používá, spočívá ve změně ; adresy první čtené řádky z paměti. Obvody displeje zajišťují pevné adresování pri čtení dat pro zobra- | zování. Změny počátku se dosáhne tak, že k takto j generované pevné adrese řádky paměti se přičte nebo odečte konstanta, jejíž maximální velikost odpovídá počtu zobrazovaných řádek. Binární sčítačky, které naznačenou činnost realizují, vyžadují zvláštní vodiče pro trvalé přivádění hodnot konstant a tím také zvláštní obvody pro vysílání í hodnot konstant z řídicího minipočítačového nebo mikropočítačového systému.

Tyto nedostatky odstraňuje zapojení pro svislý pohyb textu na obrazovce, které sestává ze vstupní- j ho hradla, čítače modulo N s paralelním přepisem, j přepínače adres a z paměti zobrazovaných dat, podle vynálezu, jehož podstata spočívá v tom, že první vstup vstupního hradla je spojen s posuvovým vstupem zapojení, jehož hradlovací vstup je spojen se druhým vstupem vstupního hradla. Výstup vstupního hradla je spojen s citacím vstupem čítače modulo N s paralelním přepisem, jehož každý výstup je spojen s odpovídajícím řádkovým adresovým čtecím vstupem přepínače adres. Přepínací vstup přepínače adres je spojen s přepínacím ; vstupem zapojení. Každý řádkový adresový zápisový vstup zapojení je spojen s odpovídajícím nastavovaným vstupem čítače modulo N s paralelním přepisem a s odpovídajícím řádkovým adresovým čtecím vstupem přepínače adres. Každý výstup přepínače adres je spojen s řádkovým adresovým vstupem paměti zobrazovaných dat.

Výhodou zapojení je, že pro změnu počátku adresování řádek paměti zobrazovaných dat je využito řádkových adresových vstupů adresy pro zápis, ze kterých je hodnota počáteční adresy přepsána jednorázově do čítače modulo N s paralelním přepisem vždy, když dojde ke změně v adresování počáteční řádky paměti.

Příklad zapojení pro svislý pohyb textu na obrazovce podle vynálezu je schematicky znázorněn na přiloženém výkresu.

Hlavní bloky zapojení je možno charakterizovat takto: Vstupní hradlo 1 je vytvořeno jako odvyklý j součinový obvod. Čítač 2 modulo N s paralelním j přepisem je vytvořen jako binární čítač, j$hož maximální kapacita se rovná počtu zobrazovaných řádek. Přepínač 3 adres je vytvořen jako n-m®tný přepínač realizovaný kombinačními obvody a přepínaný jedním vodičem. Paměť 4 zobrazovaných dat je realizovaná z obvodů rychlých pamětí typů RÁM. Posuvový vstup 18 zapojení je připojen ke zdroji pulsů posuvné frekvence pro čítač 2 modulo N s paralelním přepisem. Zdroj pulsů posuvné frekvence není na výkrese znázorněn. Posuvový vstup 18 zapojení je spojen s prvním vstupem 5 vstupního hradla 1. Hradlovací vstup 19 zapojení je připojen ke zdroji průběhu hradlovacího napětí, který není na výkrese znázorněn. Hradlovací vstup 19 zapojení je spojen se druhým vstupem 6 vstupního hradla 1. Výstup 7 vstupního hradla 1 je spojen s čítacím vstupem 8 čítače 2 modulo N s paralelním přepisem. Každý řádkový adresový zápisový vstup 9_X až 9_n zapojení je spojen jednak s odpovídajícím nastavovaným vstupem 10_x až 10„ čítače 2 modulo N s paralelním přepisem a jednak ! s odpovídajícím řádkovým adresovým zápisovým vstupem 13_x až 13_n přepínače 3 adres. Přepisový vstup 20 zapojení je spojen se zdrojem přepisových pulsů, který není na výkrese znázorněn. Přepisový vstup 20 zapojení je spojen s nastavovacím vstupem 12 Čítače 2 modulo N s paralelním přepisem. Každý výstup ll_x až ll_n čítače 2 modulo N s paralelním přepisem je spojen s odpovídajícím řádkovým adresovým čtecím vstupem 16_x až 16_n přepínače 3 adres. Přepínací vstup 21 zapojení je připojen ke zdroji přepínacího dvoustavového signálu pro řízení přepínání. Tento zdroj není na výkrese znázorněn. Přepínací vstup 21 zapojení je , spojen s přepínacím vstupem 14 přepínače 3 adres. ]Každý výstup 15_x až 15„ přepínače 3 adres je ^spojen s odpovídajícím řádkovým adresovým vstupem 17_x až 17_n paměti 4 zobrazovaných dat.

Zapojení pracuje takto. Z posuvového vstupu 18 zapojení přicházejí na první vstup 5 vstupního hradla 1 posuvové pulsy, jejichž frekvence odpovídá frekvenci změn znakových řádek na obrazovce displeje. Z hradlovacího vstupu 19 zapojení přichází na druhý vstup 6 vstupního hradla 1 hradlovací napětí, které otevírá během každého snímku ‘^stupni hradlo 1 na dobu odpovídající časovému ¹ intervalu, po který se generuje N řádek zobrazovaných znaků. Tím se zajistí, aby během každého snímku prošlo vstupním hradlem 1 vždy N posuvových pulsů. Čítač 2 modulo N s paralelním přepisem čítá pulsy a načítané údaje v binárním kódu přecházejí přes jeho výstupy ll_x až ll_n na řádkové adresové čtecí vstupy 16_x až 16_n přepínače 3 adres. Na přepínací vstup 21 zapojení přichází přepínací signál, který přichází na přepínací vstup 14 přepínače 3 adres. Tímto přepínacím signálem se přepínají signály přicházející na řádkové adresové vstupy 17i až 17_n paměti 4 zobrazovaných dat. Při generování obrazu na stínítku, při čtení z paměti 4 zobrazovaných dat se přepínacím signálem propojují řádkové adresové čtecí vstupy 16_x až 16„ přepínače 3 adres s jeho výstupy 15_x až 15„. Když se žádá změna dat v pamětí 4 zobrazovaných dat, potom se přepínacím signálem na přepínacím vstupu 14 přepínače 3 adres propojují jeho řádkoi vé adresové zápisové vstupy 13_x až 13„ s jeho i výstupy 15_t až 15„. Adresa pro čtení z paměti 4 zobrazovaných dat je připojena po dobu asi 4/5 doby jednoho snímku. Po zbývající čas je čtecí adresa odpojena. Posuv řádek textu na stínítku obrazovky se skládá z po sobě jdoucích posuvů ; o jeden řádek. Tohoto posuvu o jeden řádek se docílí tak, že na řádkové adresové vstupy 9_t až 9„ zapojení se přivede adresa řádku o jeden vyššího nebo o jeden nižšího než je stávající řádek. Potom

Claims

PŘEDMĚT

Zapojení pro svislý pohyb textu na obrazovce, které sestává ze vstupního hradla, čítače modulo N s paralelním přepisem, přepínače adres a z paměti zobrazovaných dat, vyznačující se tím, že první vstup (5) vstupního hradla (1) je spojen s posuvným vstupem (18) zapojení, jehož hradlovací vstup (19) je spojen se druhým vstupem (6) vstupního hradla (1), jehož výstup (7) je spojen s čítacím vstupem (8) čítače (2) modulo (N) s paralelním ! přepisem, jehož nastavovací vstup (12) je spojen s přepisovým vstupem (20) zapojení a každý výstup > (ll! až ll_n) čítače (2) modulo (N) s paralelním ; se jedním přepisovým pulsem z přepisového vstupu

20 zapojení, který přechází na nastavovací vstup 12 čítače 2 modulo N s paralelním přepisem tato adresa do čítače 2 přepíše. To se děje v době, kdy je čítač 2 modulo N v klidu, to znamená, že vstupní hradlo 1 je uzavřeno. Tak se zajistí, že každý > následující snímek začíná adresou právě napsané řádky.

Vynálezu se využije ve všech alfanumerických ^j displejích, které pro vytváření obrazu používají televizní rozklad obrazu a to v oblasti výpočetní techniky a v automatických systémech řízení technologických procesů.

VYNÁLEZU přepisem je spojen s odpovídajícím řádkovým adresovým čtecím vstupem (16_t až 16_n) přepínače (3) adres, jehož přepínací vstup (14) je spojen í s přepínacím vstupem (21) zapojení, jehož každý řádkový adresový zápisový vstup (9_} až 9_n) je spojen s odpovídajícím nastavovaným vstupem (lOj až 10_n) čítače (2) modulo (N) s paralelním přepisem a s odpovídajícím řádkovým adresovým čtecím vstupem (13! až 13_n) přepínače (3) adres, í jehož každý výstup (15j až 15_n) je spojen s řádko- ! vým adresovým vstupem (17_x až 17_n) paměti (4) { zobrazovaných dat.