CS207000B1 - Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky - Google Patents
Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky Download PDFInfo
- Publication number
- CS207000B1 CS207000B1 CS744679A CS744679A CS207000B1 CS 207000 B1 CS207000 B1 CS 207000B1 CS 744679 A CS744679 A CS 744679A CS 744679 A CS744679 A CS 744679A CS 207000 B1 CS207000 B1 CS 207000B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- counter
- input
- negated
- gate
- output
- Prior art date
Links
- 230000011664 signaling Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Vynález se týká zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky, které je použitelné v digitální technice, jako například v řídicích systémech a v počítacích strojích.
Známá zapojení určená k tomu, aby funkce čítače byla rozšířena o přídavnou funkci sčítačky popřípadě odčítačky, jsou vesměs realizována na základě agregace, to znamená, že některý ze známých typů čítače je sdružen v celek s některým ze známých typů sčítaček. Takovéto řešení má hlavní nevýhodu spočívající ve své složitosti, redundanci a vlivem toho je také nákladné.
Naproti tomu zapojení podle vynálezu, které vzniklo zejména z důvodu dosažení jednoduchosti, je kromě toho téměř univerzálně využitelné s tím omezením, že jeho dosažitelná operační rychlost není na špičkové úrovni. Zato však vlivem jednoduchosti zapojení výrobní technologie neklade zvláštních nároků na realizační prostředky.
Výše uvedených výhod se dosáhne zapojením čítače s přídavnou funkcí sčítačky a/nebo odčítačky podle vynálezu, jehož podstata spočívá v tom, že je vytvořeno aspoň z jednoho stupně čítače, přičemž první vstupní svorka čítače je připojena k první vstupní svorce prvního stupně čítače, určené pro přívod impulsů při čítaní vpřed; druhá vstupní svorka čítače je připojena ke druhé vstupní svorce prvního stupně čítače, určené pro přívod impulsů při čítání zpět. První výstupní svorka prvního stupně čítače je připojena k první vstupní svorce následujícího vyššího stupně čítače. Druhá výstupní svorka prvního stupně čítače je připojena ke druhé vstupní svorce následujícího vyššího stupně čítače. První vstupní svorka posledního stupně čítače je připojena k první výstupní svorce předchozího nižšího stupně čítače. Druhá vstupní svorka posledního stupně čítače je připojena ke druhé výstupní svorce předchozího nižšího stupně čítače. Vstupní svorka čítače, určená pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu přičítaného čísla při sčítání obsahu čítače s přičítaným číslem, je připojena ke třetí vstupní svorce stupně čítače, odpovídajícího příslušnému dvojkovému řádu přičítaného čísla. Vstupní svorka čítače, určená pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu odečítaného čísla při odčítání odečítaného čísla od obsahu čítače, je připojena ke čtvrté vstupní svorce stupně čítače, odpovídajícího příslušnému dvojkovému řádu odečítaného čísla.
Podle vynálezu je stupeň čítače vytvořen ze čtyř negovaných hradel se dvěma vstupy pro vytvoření negovaného logického součinu, z jednoho negovaného hradla se čtyřmi vstu207000 py pro vytvoření negovaného logického součinu a z jednoho bistabilního klopného obvodu ve funkci obvodu typu T. První vstupní svorka stupně čítače je připojena ke druhému vstupu prvního negovaného hradla pro vytvoření negovaného logického součinu a zároveň k prvnímu vstupu druhého negovaného hradla pro vytvoření negovaného logického součinu. Druhý vstup druhého negovaného hradla je připojen k prvnímu vstupu prvního negovaného hradla a zároveň ke třetí vstupní svorce stupně čítače, určené pro přívod impulsu přičítaného čísla při sčítání obsahu čítače s přičítaným číslem. Druhá vstupní svorka stupně čítače je připojena k prvnímu vstupu třetího negovaného hradla pro vytvoření negovaného logického· součinu a zároveň ke čtvrtému vstupu druhého negovaného hradla, jehož třetí vstup je připojen ke druhému vstupu třetího negovaného hradla a zároveň ke čtvrté vstupní svorce stupně čítače, určené pro přívod impulsu odečítaného čísla při odčítání odečítaného čísla od obsahu čítače. Výstup prvního negovaného hradla je spojen s prvním vstupem čtvrtého negovaného hradla pro vytvoření negovaného logického součinu, jehož výstup je připojen k první výstupní svorce stupně čítače a jehož druhý vstup je připojen k prvnímu výstupu bistabilního klopného obvodu ve funkci obvodu typu T. Druhý výstup tohoto bistabilního klopného obvodu je připojen ku prvnímu vstupu pátého negovaného hradla pro vytvoření negovaného logického součinu. Vstup bistabilního klopného obvodu ve funkci obvodu typu T je připojen k výstupu druhého negovaného hradla a výstup třetího negovaného hradla je spojen se druhým vstupem pátého negovaného hradla pro vytvoření negovaného logického součinu, jehož výstup je připojen ke druhé výstupní svorce stupně čítače.
Podle vynálezu je při první alternativě bistabilní klopný obvod ve funkci obvodu typu T vytvořen z vlastního bistabilního klopného obvodu typu D a z invertoru, jehož vstup je připojen ke vstupu bistabilního klopného obvodu ve funkci obvodu typu T a jehož výstup je připojen k hodinovému vstupu bistabilního klopného obvodu typu D. První vstup čili vstup D bistabilního klopného obvodu typu D je spojen s negovaným, druhým vstupem bistabilního klopného obvodu typu D a se druhou výstupní svorkou bistabilního klopného obvodu ve funkci obvodu typu T. Přímý, první výstup bistabilního klopného obvodu typu D je připojen ku první výstupní svorce bistabilního klopného obvodu ve funkci obvodu typu T.
Podle vynálezu je při druhé alternativě bistabilní klopný obvod ve funkci obvodu typu T vytvořen obvodem typu JK, přičemž J= K=l.
Podstata vynálezu je dále vysvětlena na příkladu jeho provedení pomocí výkresů, na kterých je znázorněno: na obr. 1 — blokové schéma zapojení úplného čítače s přídavnou funkcí sčítačky a/nebo odčítačky, na obr. 2 — příklad konkrétního zapojení jednoho stupně čítače podle obr. 1.
Na obr. 1 jsou znázorněny první dva stupně 1, 2 čítače, předposlední stupeň 3 a poslední stupeň 4 čítače, jeho vstupní svorky 01, 02, výstupní svorky 03, 04, vstupní svorky 13, 23, 33, 43 pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu přičítaného čísla při sčítání obsahu čítače s přičítaným číslem a konečně vstupní svorky 14, 24, 34, 44 pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu odečítaného čísla při odčítání odečítaného čísla od obsahu čítače. První vstupní svorka 01 čítače je určena pro přívod impulsů při čítaní vpřed a je spojena s první vstupní svorkou 11 prvního stupně 1 čítače. Obdobně druhá vstupní svorka 02 čítače je určena pro přívod impulsů při čítání zpět a je spojena se druhou vstupní svorkou 12 prvního stupně čítače. První výstupní svorka 15 prvního stupně 1 čítače je spojena opět s první vstupní svorkou 21 druhého stupně 2 čítače a obdobně druhá výstupní svorka 16 prvního stupně 1 čítače je spojena se druhou vstupní svorkou 22 druhého stupně 2 čítače. Stejným způsobem jsou spolu do série zapojeny ostatní stupně 3, 4 čítače, takže výstupní svorky 35, 36 předposledního stupně 3 čítače jsou odpovídajícím způsobem spojeny se vstupními svorkami 41, 42 posledního stupně 4 čítače, jehož první výstupní svorka 45 je připojena k první výstupní svorce 03 čítače, určené pro případné připojení signalizačního obvodu pro indikaci -stavu přeplnění čítače pří čítání vpřed. Druhá výstupní svorka 46 posledního stupně 4 čítače je připojena ke druhé výstupní svorce 04 čítače, určené pro případné připojení signalizačního obvodu pro indikaci stavu přeplnění čítače při čítání zpět.
Na obr. 2 je první vstupní svorka 11 stupně čítače připojena ke druhému vstupu prvního negovaného hradla 104 pro vytvoření negovaného logického součinu a zároveň k prvnímu vstupu druhého negovaného hradla 105 pro vytvoření negovaného logického součinu, jehož druhý vstup je připojen k prvnímu vstupu prvního hradla 104 a zároveň ke třetí vstupní svorce 17, určené pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu přičítaného čísla při sčítání obsahu čítače s přičítaným číslem. Druhá vstupní svorka 12 stupně čítače je připojena k prvnímu vstupu třetího negovaného hradla 106 pro vytvoření negovaného logického součinu a zároveň ke čtvrtému vstupu druhého hradla 105, jehož třetí vstup je připojen ke druhému vstupu třetího hradla 106 a zároveň ke čtvrté vstupní svorce 18, určené pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu odčítaného čísla při odčítání odčítaného čísla od obsahu čítače. Výstup prvního negovaného hradla 104 je spojen s prvním vstupem čtvrtého negovaného hradla 107 pro vytvoření negovaného logického součinu, jehož výstup je připojen k první výstupní svorce stupně čítače a jehož druhý vstup je připojen k prvnímu výstupu 102 bistabilního klopného· obvodu 100 ve funkci obvodu typu T. Druhý výstup 103 obvodu 100 je připojen k prvnímu vstupu pátého negovaného hradla 108 pro vytvoření negovaného logického součinu. Vstup 101 bistabilního klopného obvodu 100 je připojen k výstupu druhého negovaného hradla 105 a výstup třetího negovaného hradla 106 je spojen se druhým vstupem pátého negovaného hradla 108 pro vytvoření negovaného logického součinu, jehož výstup je připojen ke druhé výstupní svorce 16 stupně čítače.
Bistabilní klopný obvod 100 ve funkci obvodu typu T je na obr. 2 vytvořen v první alternativě z bistabilního klopného obvodu 110 typu D a z invertoru 109 jehož vstup je připojen ke vstupu 101 obvodu 100 a jehož výstup je připojen ke druhému vstupu bistabilního klopného obvodu 110 typu D. Vstup D obvodu 110, tj. první vstup je spojen s negovaným druhým výstupem· obvodu 110 a se druhou výstupní svorkou 103 obvodu 100. První, přímý výstup obvodu 110 je připojen k první výstupní svorce 102 obvodu 100.
Bistabilní klopný obvod 100 ve funkci obvodu typu T je ve druhé alternativě vytvořen obvodem typu JK, přičemž J — K = 1.
Činnost čítače zapojeného podle vynálezu je následující: základním předpokladem správné činnosti čítače podle vynálezu je splnění podmínky, že v žádné kombinaci —tedy dvojici, trojici atd. — vstupů čítače se nesmí vyskytovat nejméně dva současné signály. Tuto podmínku je nutno splnit při připojení zdroje pulsů. Při popisu činnosti se vychází ze stavu, kdy klidová úroveň na všech vstupech a výstupech čítače podle obr. 1 je logická jednička. Vstupní impulz na kterémkoliv ze vstupů způsobí jednak změny úrovně logické nuly na výstupu druhého negovaného hradla 105, jednak změnu úrovně logické nuly na úroveň logické jedničky jednoho ze dvou negovaných hradel 104 a 106. Podle stavu bistabilního klopného obvodu 100 ve funkci obvodu typu T jsou buď na obou vstupech čtvrtého negovaného hradla 107 a na obou vstupech pátého negovaného hradla 108 vždy různé úrovně signálů, to znamená, že aspoň jeden signál má úroveň logické nuly a v tom případě logické úrovně na výstupních svorkách 15, 16 stupně 1 čítače se nezmění a tedy zůstávají úrovně logické jedničky. V případě, že se na obou vstupech čtvrtého negovaného hradla 107 a na obou vstupech pátého negovaného hradla 108 sejdou impulsy s úrovní logické jedničky, pak to má za následek, že se na odpovídajícím výstupu tj. na první výstupní svorce 15 nebo na druhé výstupní svorce 16 prvního stupně 1 čítače změní úroveň logické jedničky na úroveň logické nuly a tato změna se projeví jako přenosový signál následujícího stupně čítače. Po ukončení uvažovaného vstupního· signálu se vrátí všechny úrovně na hodnoty odpovídající klidovému stavu. Přitom změnou vstupní úrovně bistabilního klopného obvodu 100 z hodnoty logické jedničky na hodnotu logické nuly dojde k překlopení tohoto obvodu 100 a to jako celku. Případná změna logické úrovně na první výstupní svorce 15 prvního stupně 1 čítače nebo na jeho druhé výstupní svorce 16 vyvolá zcela analogický proces v následujícím stupni čítače.
Claims (4)
- PREDMÉT VYNÁLEZU1. Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky, které je použitelné v digitální technice, jako například v řídicích systémech a v počítacích strojích, vyznačené tím, že je vytvořeno z aspoň jednoho stupně (1, 2, 3, 4) čítače, přičemž první vstupní svorka (01) čítače je připojena k první vstupní svorce (11) prvního stupně (1) čítače, určené pro přívod impulsů při čítání vpřed, druhá vstupní svorka (02) čítače je připojena ke druhé vstupní svorce (12) prvního stupně (1) čítače, určené pro přívod impulsů při čítání zpět, první výstupní svorka (15) prvního stupně (1) čítače je připojena k pevní vstupní svorce (21) následujícíhoi vyššího stupně (2) čítače, druhá výstupní svorka (16) prvního stupně (1) čítače je připojena ke druhé vstupní svorce (22) následujícího· vyššího stupně (2) čítače, první vstupní svorka (41) poslední ho· stupně (4) čítače je připojena k první výstupní svorce (35) předchozího nižšího stupně (3) čítače, druhá vstupní svorka (42) posledního stupně (4) čítače je připojena ke druhé výstupní svorce (36) předchozího nižšího stupně (3) čítače, zatímco· vstupní svorka (13, 23, 33, 43) čítače, určená pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu přičítaného· čísla při sčítaní obsahu čítače s přičítaným číslem, je připojena ke třetí vstupní svorce (17, 27, 37, 47) stupně (1, 2, 3, 4) čítače, odpovídajícího příslušnému dvojkovému řádu přičítaného čísla, a konečně vstupní svorka (14, 24, 34,44) čítače, určená pro přívod impulsu odpovídajícího příslušnému dvojkovému řádu odečítaného čísla při odečítaní odečítaného čísla od obsahu čítače, je připojena ke čtvrté vstupní svorce (18. 28, 38, 48) stupně (1, 2, 3, 4) čítače, odpovídajícího příslušnému dvojkovému řádu odečítaného čísla.
- 2. Zapojení čítače podle bodu 1, vyznačené tím, že stupeň (1, 2, 3, 4) čítače je vytvořen ze čtyř negovaných hradel (104, 106, 107, 108) se dvěma vstupy pro vytvoření negovaného logického součinu, z jednoho negovaného hradla (105) se čtyřmi vstupy pro vytvoření negovaného logického součinu a z jednoho bistabilního klopného obvodu (100) ve funkci obvodu typu T, přičemž první vstupní svorka (11, 21, 31, 41) stupně (1, 2, 3, 4) čítače je připojena ke druhému vstupu prvního negovaného hradla (104) pro vytvoření negovaného logického součinu a zároveň k prvnímu vstupu druhého negovaného hradla (105) pro vytvoření negovaného' logického součinu, druhý vstup druhého negovaného hradla (105) je připojen k prvnímu vstupu prvního negovaného hradla (104) a zároveň ke třetí vstupní svorce (17, 27, 37, 47) stupně čítače, určené pro přívod impulsu přičítaného čísla při sčítám obsahu čítače s přičítaným číslem, druhá vstupní svorka (12, 22, 32, 42) stupně (1, 2, 3, 4) čítače je připojena ku prvnímu vstupu třetího negovaného hradla (106) pro vytvoření negovaného logického součinu a zároveň ke čtvrtému vstupu druhého negovaného hradla (105), jehož třetí vstup je připojen ke druhému vstupu třetího negovaného hradla (106) a zároveň ke čtvrté vstupní svorce (18, 28, 38, 48) stupně čítače, určené pro přívod impulsu odečítaného čísla při odčítání odečítaného čísla od obsahu čítače, výstup prvního negovaného hradla (104) je spojen s prvním vstupem čtvrtého negovaného hradla (107) pro vytvoření negovaného logického součinu, jehož výstup je připojen k první výstupní svorce (15, 25, 35,45) stupně (1, 2, 3, 4) čítače a jehož druhý vstup je připojen k prvnímu výstupu (102) bistabilního klopného obvodu (100) ve funkci obvodu typu T, jehož druhý výstup (103) je připojen k prvnímu vstupu pátého negovaného hradla (108) pro- vytvoření negovaného logického součinu, zatímco vstup (101) bistabilního klopného obvodu (100) ve funkci obvodu typu T je připojen k výstupu druhého negovaného hradla (105) a výstup třetího negovaného hradla (106) je spojen s druhým vstupem pátého negovaného hradla (108) pro vytvoření negovaného logického součinu, jehož výstup je připojen ke druhé výstupní svorce (16, 26, 36,46) stupně (1, 2, 3, 4) čítače.
- 3. Zapojení čítače podle bodů 1 a 2, vyznačené tím, že bistabilní klopný obvod (100) ve funkci obvodu typu T je vytvořen z vlastního bistabilního klopného obvodu (110) typu D a z invertoru (109), jehož vstup je připojen ke vstupu (101) bistabilního klopného obvodu (100) ve funkci obvodu typu T a jehož výstup je připojen k hodinovému vstupu (112) bistabilního klopného obvodu (110) typu D, jehož první vstup (111) čili vstup D je spojen s negovaným druhým výstupem (114) bistabilního klopného obvodu (110) typu D a s druhou výstupní svorkou (103) bistabilního klopného obvodu (100) ve funkci obvodu typu T, přičemž přímý, první výstup (113) bistabilního klopného obvodu (110) typu D je připojen ku první výstupní svorce (102) bistabilního klopného obvodu (100) ve funkci obvodu typu T.
- 4. Zapojení čítače podle bodů 1 a 2, vyznačené tím, že bistabilní klopný obvod (100) ve funkci obvodu typu T je vytvořen obvodem typu JK, přičemž J = K = 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS744679A CS207000B1 (cs) | 1979-11-02 | 1979-11-02 | Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS744679A CS207000B1 (cs) | 1979-11-02 | 1979-11-02 | Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS207000B1 true CS207000B1 (cs) | 1981-07-31 |
Family
ID=5423608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS744679A CS207000B1 (cs) | 1979-11-02 | 1979-11-02 | Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS207000B1 (cs) |
-
1979
- 1979-11-02 CS CS744679A patent/CS207000B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
| EP0097779B1 (en) | Logic circuit | |
| US2966305A (en) | Simultaneous carry adder | |
| GB1249762A (en) | Improvements relating to priority circuits | |
| US3458825A (en) | Bistable trigger circuit comprising two relatively complementary outputs and two inputs and a clock pulse input | |
| GB788927A (en) | Improvements in or relating to multiplying arrangements for electronic digital computing machines | |
| KR900016859A (ko) | 바이나리 연산기(binary operator) | |
| CS207000B1 (cs) | Zapojení čítače s přídavnou funkcí sčítačky a/nebo odčítačky | |
| US4399377A (en) | Selectively operable bit-serial logic circuit | |
| US3354295A (en) | Binary counter | |
| US5155699A (en) | Divider using neural network | |
| US2989237A (en) | Coded decimal adder subtractor | |
| US4463439A (en) | Sum and carry outputs with shared subfunctions | |
| US2867380A (en) | Electrical digital multiplier devices | |
| US3631269A (en) | Delay apparatus | |
| US4072869A (en) | Hazard-free clocked master/slave flip-flop | |
| US3054059A (en) | Pattern suppressed counter circuit | |
| US3649815A (en) | Look-ahead carry for counters | |
| US3460129A (en) | Frequency divider | |
| US3609705A (en) | Multivibrator responsive to noisy and noiseless signals | |
| SU361460A1 (ru) | Накапливающий сумматор по модулю «3» | |
| EP0282281A2 (en) | Differentiating logical circuit for asynchronous systems | |
| US3591853A (en) | Four phase logic counter | |
| US3487316A (en) | Threshold gates and circuits | |
| SU369715A1 (ru) | Троичный потенциальный триггер |