CS206643B1

CS206643B1 - Connexion for parallel operation of pulse regulated power supply units

Info

Publication number: CS206643B1
Application number: CS338178A
Authority: CS
Inventors: Miroslav Rataj
Original assignee: Miroslav Rataj
Priority date: 1978-05-24
Filing date: 1978-05-24
Publication date: 1981-06-30

Description

Vynález se týká zapojení pro paralelní chod impulsních regulovaných napájecích zdrojů. Při tomto zapojení může být získán dvou nebo vícenásobný proud vzhledem k dosud známým zapojením, je zajištěna požadovaná hodnota výstupního napětí, přičemž jsou zachovány původní stabilizační vlastnosti a je zajištěna podmínka rovnoměrného proudového zatížení všech zdrojů.BACKGROUND OF THE INVENTION The present invention relates to a circuit for parallel operation of pulsed regulated power supplies. In this connection, two or more current can be obtained relative to known connections, providing the desired output voltage value while maintaining the original stabilizing properties and ensuring a uniform current load condition of all sources.

Známé zapojení vyhodnocovacího obvodu umožňuje paralelní chod zdrojů, založený na porovnávání stříd obdélníkových impulsních průběhů dvou nebo více zdrojů. Pomocí tohoto zapojení bez použití dalšího stejnosměrného zesilovače s malým rušivým driftem lze docílit určitý konečný napěťový zisk v regulační vyrovnávací zpětné vazbě.The known connection of the evaluation circuit allows parallel operation of the sources, based on comparing alternating rectangular pulse waveforms of two or more sources. By using this circuit without using another DC amplifier with a small disturbing drift, a definite voltage gain in the control equalization feedback can be achieved.

Podstatně větší zisk ve vyrovnávací zpětné vazbě bez dalšího stejnosměrného zesilovače je dosažen zapojením pro paralelní chod impulsních regulovaných napájecích zdrojů podle vynálezu, jehož podstatou je, že první generátor časového řízení prvního napájecího zdroje je spojen synchronizačním vedením s druhým generátorem časového řízení druhého impulsně regulovaného napájecího zdroje, přičemž obvody pro vyrovnávání výstupních proudů prvního a druhého napájecího zdroje jsou vytvořeny spojením výstupu prvního převodníku napětí na impulsy přes první obvod časové normalizace impulsů na druhý vstup druhého komparačního obvodu a na první výstup prvního napájecího zdroje spojený dále přes druhý vstup druhého napájecího zdroje na první vstup čtvrtého komparačního obvodu, jedním výstupem spojeného s třetím komparačním obvodem napěťové stabilizační vazby, přičemž výstup druhého převodníku napětí na impulsy je spojen přes druhý obvod časové normalizace na druhý vstup čtvrtého komparačního obvodu a na druhý výstup druhého napájecího zdroje, spojený dále přes první vstup prvního napájecího zdroje na první vstup druhého komparačního obvodu, jedním výstupem spojeného s prvním komparačním obvodem napěťové stabilizační vazby.A substantially greater gain in equalization feedback without an additional DC amplifier is achieved by the parallel operation of the pulse regulated power supplies of the present invention, which is based on the first time control generator of the first power supply being connected via synchronization line to the second time control generator of the second pulse regulated power supply. wherein the output current equalization circuits of the first and second power supplies are formed by coupling the output of the first voltage converter to the pulses through the first pulse time normalization circuit to the second input of the second comparator circuit and to the first output of the first power supply connected further via the second input of the second power supply to the first input of a fourth comparator circuit, one output coupled to a third comparator circuit of the voltage stabilization coupling, the output of the second gear The pulse transducer is coupled through a second time normalization circuit to a second input of the fourth comparator circuit and a second output of the second power supply, coupled further through a first input of the first power supply to the first input of the second comparator circuit, with one output connected to the first comparator circuit .

Pomocí zapojení je možné vzhledem k většímu zesílení komparačního obvodu ve vyrovnávací zpětné vazbě dosáhnout vyšších účinků v přesnosti vzájemného rozdělení výstupních proudů paralelně spojených zdrojů. Vyšší účinek je docílen principem srovnávání trvání impulsů a synchronizací impulsních dějů paralelně spojených zdrojů.By means of the wiring it is possible to achieve higher effects in the accuracy of the mutual distribution of the output currents of the parallel connected sources due to the greater gain of the comparative circuit in the compensation feedback. Higher effect is achieved by the principle of comparison of pulse duration and synchronization of pulse processes of parallel connected sources.

Na připojených výkresech je na obr. 1 znázorněn příklad zapojení paralelního spojení dvou impulsně regulovaných napájecích zdrojů. Na obr. 2 je nakreslen příklad detailního zapojení druhého komparačního obvodu. Na obr. 3 jsou znázorněny funkční průběhy komparačního obvodu z obr. 2.In the accompanying drawings, FIG. 1 shows an example of a parallel connection of two pulse-regulated power supplies. FIG. 2 shows an example of a detailed wiring of a second comparator circuit. Fig. 3 shows the functional diagrams of the comparative circuit of Fig. 2.

Zapojení podle vynálezu bude popsáno podle obr. 1. První napájecí zdroj 1 je tvořen prvním síťovým usměrňovačem 2, výstupem spojeným s prvním impulsním měničem 3, jehož výstup je spojen přes první výstupní usměrňovač 4 a přes první filtr 5 na výstupní svorky 6, 7 zdroje, přičemž na jeden vstup prvního komparačního obvodu 11 je připojen výstup prvního filtru 5, na další vstup prvního komparačního obvodu 11 je připojen první zdroj 12 referenčního napětí a na dva další vstupy komparačního obvodu 11 jsou připojeny dva výstupy druhého komparačního obvodu 13. Výstup prvního komparačního obvodu 11 je spojen se vstupem prvního převodníku 10 napětí na impulsy, jehož výstup je spojen jednak s řídicím vstupem prvního impulsního měniče 3 a jednak se vstupem prvního obvodu a časové normalizace impulsů, výstupem spojeného s prvním výstupem 15 prvního napájecího zdroje 1 a s druhým vstupem 1318 druhého komparačního obvodu 13. První generátor časového řízení 16 je spojen s prvním převodníkem 10 napětí na impulsy.The circuit according to the invention will be described according to FIG. 1. The first power supply 1 consists of a first mains rectifier 2, an output connected to a first pulse converter 3, the output of which is connected via a first output rectifier 4 and a first filter 5 to output terminals 6, 7 wherein one output of the first comparator circuit 11 is connected to the output of the first filter 5, the other input of the first comparator circuit 11 is connected to the first reference voltage source 12 and the two other inputs of the comparator circuit 11 are connected to two outputs of the second comparator circuit 13. circuit 11 is connected to the input of the first pulse voltage converter 10, the output of which is connected both to the control input of the first pulse converter 3 and to the input of the first circuit and pulse time normalization, the output connected to the first output 15 of the first power supply 1 and second input 1318 second comparator The first time control generator 16 is coupled to the first voltage-to-pulse converter 10.

K prvním výstupním svorkám 6, 7 prvního napájecího zdroje 1 jsou paralelně připojeny druhé výstupní svorky 24, 25 druhého napájecího zdroje 19 a zátěž 8. Druhý napájecí zdroj ,19 obsahuje ve stejném spojení tyto obvody a svorky: Druhý síťový usměrňovač 20, druhý impulsní měnič 21, druhý výstupní usměrňovač 22, druhý filtr 23, druhé výstupní svorky 24, 25, druhý obvod 26 časové normalizace impulsů, druhý převodník 27 napětí na impulsy, třetí komparační obvod 28, druhý zdroj 29 referenčního napětí, čtvrtý komparační obvod 30, druhý vstup 31 druhého napájecího zdroje 19, druhý výstup 32 druhého napájecího zdroje 19, druhý generátor časového řízení 33, třetí synchronizační vývod 34 a čtvrtý synchronizační vývod 35.The second output terminals 24, 25 of the second power supply 19 and the load 8 are connected in parallel to the first output terminals 6, 7 of the first power supply 1 and the load 8. The second power supply 19 contains the following circuits and terminals in the same connection: 21, second output rectifier 22, second filter 23, second output terminals 24, 25, second pulse time normalization circuit 26, second voltage to pulse converter 27, third comparator circuit 28, second reference voltage source 29, fourth comparator circuit 30, second input 31 of the second power supply 19, the second output 32 of the second power supply 19, the second time control generator 33, the third synchronization terminal 34 and the fourth synchronization terminal 35.

Činnost prvního napájecího zdroje 1 je následující: síťové napájecí napětí je usměrněno v prvním síťovém usměrňovači 2 a pomocí prvního impulsního měniče 3 je převedeno na vhodný obdélníkový impulsní průběh napětí. Toto napětí je usměrněno v prvním výstupním usměrňovači 4 a vyfil- trováno pomocí prvního filtru 5. Požadovaná stabilizovaná hodnota výstupního napětí prvního napájecího zdroje 1 je zajišťována šířkovou modulací řídících impulsů- prvního impulsního měniče 3, která je umožněna činností prvního převodníku 10 napětí na impulsy zpracovávajícího výstupní napětí prvního komparačního obvodu 11. Na vstupu prvního komparačního obvodu 11 je srovnáváno výstupní napětí zdroje s napětím prvního zdroje 12 referenčního napětí, zesílená rozdílová složka obou napětí ovládá první převodník 10 napětí na impulsy.The operation of the first power supply 1 is as follows: the mains supply voltage is rectified in the first mains rectifier 2 and is converted to a suitable rectangular pulse waveform by means of the first pulse converter 3. This voltage is rectified in the first output rectifier 4 and filtered by the first filter 5. The desired stabilized value of the output voltage of the first power supply 1 is provided by the width modulation of the control pulses of the first pulse converter 3 which is enabled by the first voltage converter 10 the output voltage of the first comparator circuit 11. At the input of the first comparator circuit 11, the output voltage of the source is compared with the voltage of the first reference voltage source 12, the amplified differential component of both voltages controlling the first voltage to voltage converter 10.

Činnost obvodů druhého napájecího zdroje 19 je stejná. Při paralelním spojení výstupů obou zdrojů a dalším pomocném propojení dojde podle vynálezu k uplatnění činnosti prvního obvodu časové normalizace impulsů 9, druhého komparačního obvodu 13, prvního generátoru časového řízení 16, druhého obvodu 26 časové normalizace impulsů, čtvrtého komparačního obvodu 30 a druhého generátoru časového řízení 33. Pro stejný výstupní výkon mají oba zdroje při stejné frekvenci impulsů měničů přibližně stejnou šířku impulsů. Malý rozdíl v šířce impulsů je působen rozdílností hodnot použitých součástí, zotavovacích dob tranzistorů obou impulsních měničů apod. Pomocí prvního a druhého obvodu 9 a 26 časové normalizace impulsů jsou upraveny původní řídící impulsy měničů na novou hodnotu jejich trvání, která je pevně zvolena u všech zdrojů stejného typu při nominálním síťovém napětí, při nominálním výstupním napětí, při maximálním výstupním proudu, při dané konstantní frekvenci měniče. Impulsy o upravené hodnotě trvání jsou z výstupů obvodů 9 a 26 časové normalizace impulsů vyvedeny na první výstup 15 prvního napájecího zdroje 1 a na druhý výstup 32 druhého napájecího zdroje. První výstup 15 prvního napájecího zdroje 1 je spojen s druhým vstupem 31 druhého napájecího zdroje 19 a druhý výstup 32 druhého napájecího zdroje 19 je spojen s prvním vstupem 14 prvního napájecího zdroje 1. Druhý a čtvrtý komparační obvod 13 a 30, pokud mají na svých vstupech impulsy o stejné šjřce, které se časově kryjí, mají na svých výstupech stejnou úroveň napětí. Je-li jeden ze vstupních impulsů širší, nastane na příslušném výstupu komparačního obvodu pokles napětí odpovídající šířkovému rozdílu impulsů a naopak, je-li na stejném vstupu tento impuls užší, nastane pokles napětí na zbývajícím výstupu komparačního obvodu. Oba výstupy druhého komparačního obvodu 13 jsou připojeny ve vhodném smyslu na další rozdílové vstupy prvního komparačního obvodu 11 a podobně i oba výstupy čtvrtého komparačního obvodu 30 na vstupy třetího komparačního obvodu 28. Vhodný smysl propojení obvodů je takový, při kterém ,je vytvořena negativní vazba snižující odchylku ve stejném rozdělení proudů zdrojů vhodnými změnami jejich výstupních napětí. Počátek, případně konec časového krytí srovnávaných impulsů je zajištěn vzájem-. nou synchronizací prvního generátoru časového řízení 16 a druhého generátoru časového řízení 33, propojením prvního synchronizačního vývodu 17 se třetím synchronizačním vývodem 34 a druhého synchronizačního vývodu 18 se čtvrtým synchronizačním vývodem 35.The operation of the circuits of the second power supply 19 is the same. The parallel connection of the outputs of both sources and another auxiliary connection according to the invention results in the operation of the first pulse time normalization circuit 9, the second comparator circuit 13, the first time control generator 16, the second pulse time normalization circuit 26, the fourth comparison circuit 30 and the second time control generator 33. For the same output power, both sources have approximately the same pulse width at the same pulse frequency of the inverters. A small difference in pulse width is caused by differences in the values of the components used, the recovery times of the transistors of both pulse converters, etc. By using the first and second pulse time normalization circuits 9 and 26, the original control pulses of the converters are adjusted to a new duration. of the same type at nominal line voltage, at nominal output voltage, at maximum output current, at a given constant frequency inverter. The adjusted duration pulses are output from the pulse time normalization circuits 9 and 26 to the first output 15 of the first power supply 1 and to the second output 32 of the second power supply. The first output 15 of the first power supply 1 is connected to the second input 31 of the second power supply 19 and the second output 32 of the second power supply 19 is connected to the first input 14 of the first power supply 1. The second and fourth comparator circuits 13 and 30 pulses of the same width, which coincide over time, have the same voltage level at their outputs. If one of the input pulses is wider, a voltage drop corresponding to the pulse width difference occurs at the corresponding comparator circuit output, and vice versa, if the same input has a narrower pulse, a voltage drop occurs at the remaining comparator circuit output. The two outputs of the second comparator circuit 13 are connected in the appropriate sense to the other differential inputs of the first comparator circuit 11, and likewise both outputs of the fourth comparator circuit 30 to the inputs of the third comparator circuit 28. A suitable sense of interconnection is such that deviation in the same distribution of source currents by appropriate variations in their output voltages. The beginning or end of the time coverage of the compared pulses is ensured. by synchronizing the first timing generator 16 and the second timing generator 33 by interconnecting the first synchronization terminal 17 with the third synchronization terminal 34 and the second synchronization terminal 18 with the fourth synchronization terminal 35.

Na obr. 2 je. nakreslen příklad detailního zapojení druhého komparačního obvodu 13 a na obr. 3 funkční průběhy tohoto zapojení. Zapojení obsahuje první pozitivní hradlo NAND 1315, druhé pozitivní hradlo NAND 1316, třetí pozitivnv hradlo NAND 1313, čtvrté pozitivní hradlo NAND 1314 v integrovaném obvodě a první špičkový detektor tvořený prvním odporem 1311, první diodou 1309, druhým odporem 1305, prvním kondenzátorem 1306, třetím odporem 1303 a druhý špičkový detektor tvořený čtvrtým odporem 1312, druhou diodou 1310, pátým odporem 1307, druhým kondenzátorem 1308 a šestým odporem 1304.FIG. An example of a detailed wiring of the second comparator circuit 13 is shown, and in FIG. The circuit includes a first positive gate NAND 1315, a second positive gate NAND 1316, a third positive gate NAND 1313, a fourth positive gate NAND 1314 in the IC and a first peak detector formed by a first resistor 1311, a first diode 1309, a second resistor 1305, a first capacitor 1306, a third a second resistor 1312, a second diode 1310, a fifth resistor 1307, a second capacitor 1308, and a sixth resistor 1304.

Jsou-li zavedeny na prvnf vstup 1317 a druhý vstup 1318 druhého komparačního obvodu 13 současně dva impulsy časově shodné, nedojde ke změně výstupního napětí třetího pozitivního hradla NAND 1313 a čtvrtého pozitivního hradla NAND 1314.If two pulses of time are simultaneously applied to the first input 1317 and the second input 1318 of the second comparator circuit 13, the output voltage of the third positive gate NAND 1313 and the fourth positive gate NAND 1314 are not changed.

Je-li kladný impuls na druhém vstupu 1318 druhého komparátoru 13 prodloužen oproti impulsu na prvním vstupu 1317, objeví se na výstupu třetího pozitivního hradla NAND 1313 záporný impuls v šířce dané rozdílem šířek obou vstupních impulsů. Na výstupu čtvrtého pozitivního hradla NAND 1314 ke změně napětí nedojde.If the positive pulse at the second input 1318 of the second comparator 13 is extended over the pulse at the first input 1317, a negative pulse will appear at the output of the third positive gate NAND 1313 at a width given by the difference in width of the two input pulses. No voltage change occurs at the output of the fourth positive NAND 1314 gate.

Je-li naopak impuls na prvním vstupu 1317 druhého komparátoru 13 delší, objeví se na výstupu čtvrtého pozitivního hradla NAND 1314 záporný impuls a na výstupu třetího hradla NAND 1313 ke změně napětí nedojde.Conversely, if the pulse at the first input 1317 of the second comparator 13 is longer, a negative pulse occurs at the output of the fourth positive gate NAND 1314 and the voltage at the output of the third gate NAND 1313 does not change.

Výstupní odpor třetího hradla NAND 1313, vnitřní odpor první diody 1309 a hodnota prvního kondenzátoru 1306 určují náběhovou časovou konstantu prvního špičkového detektoru. Podobně je určena náběhová časová konstanta druhého špičkového detektoru. Časová citlivost druhého komparačního obvodu 13 vzhledem k jeho výstupním Změnám napětí je závislá na náběhové časové konstantě prvního a druhého špičkového detektoru. Náběhové časové konstanty špičkových detektorů, tedy i napěťové zesílení druhého komparačního obvodu 13, lze snadno v potřebných mezích změnit volbou hodnoty prvního a druhého kondenzátoru 1306 a 1308.The output resistance of the third gate NAND 1313, the internal resistance of the first diode 1309, and the value of the first capacitor 1306 determine the rise time constant of the first peak detector. Similarly, the rise time constant of the second peak detector is determined. The time sensitivity of the second comparator circuit 13 with respect to its output voltage variations is dependent on the rise time constant of the first and second peak detectors. The start time constants of the peak detectors, and thus the voltage gain of the second comparator circuit 13, can be easily changed within the required limits by selecting the values of the first and second capacitors 1306 and 1308.

Claims

SUBJECT OF THE INVENTION

A circuit for parallel operation of pulsed regulated power supplies, characterized in that the first time control generator (16) of the first power supply (1) is connected by a synchronization line to the second time control generator (33) of the second pulse regulated power supply (19), the circuits for equalizing the output currents of the first and second power supplies (1), (19) are formed by coupling the output of the first voltage converter (10) to pulses through the first pulse time normalization circuit (9) to the second input of the second comparator an output (15) of the first power supply (1) coupled further via the second input (31) of the second power supply (19) to the first input of the fourth comparator circuit (30) by one output connected to the third comparator circuit (28) of the voltage stabilizing coupling; the output of the second pulse transducer (27) is coupled via a second encoder from (26) time normalizing to the second input of the fourth comparator circuit (30) and to the second output (32) of the second power supply (19) connected further via the first input (14) of the first power supply (1) to the first input of the second comparative circuit ), one output connected to the first comparative voltage stabilizing circuit (11).

2. A wiring for parallel operation of pulsed regulated power supplies according to claim 1, wherein the first input (1317) of the second comparator circuit (13) is coupled to the input of the first positive gate NAND (1315) and one input of the fourth positive gate NAND (1314). and that the second input (1318) of the second comparator circuit (13) is connected to the input of the second positive gate NAND (1316) and to one input of the third positive gate NAND (1313), the output of the first positive gate NAND (1315) connected to the second the input of the third positive gate NAND (1313) and the output of the second positive gate NAND (1316) is connected to the second input of the fourth positive gate NAND (1314), wherein between the output of the third positive gate NAND (1313) and the first output (1301) 13) a first peak detector (1311, 1309, 1306, 1305, 1303) is connected, between the output of the fourth positive gate NAND (131 4) and a second peak detector (1312, 1310, 1307, 1308, 1304) is connected to the second output (1302) of the second comparator circuit (13).