CS202828B1 - Zapojení vyrovnávací paměti jednotky pro pdlaďování programů pro číslicově řízené obráběcí stroje - Google Patents

Description

Převážná většina známých číslicových řídících systémů neumožňuje odladovát a výtvářét program přímo ů ofrráběčíhn stroje á jejich vyřovríávací paměti, ’ pokud existují,'’ umůžňují pouze zápáriiatóvání informací například jednoho znaků; 'každou změnu programu'je nutno provádět ná speciálním pracovišti, ohečně vzdáleném od obráběcího stroje. Odlaďování přímo u stroje s výšší funkci vyrovnávací paměti umožňují pouze složitější,komplexně řešené a tím íznačně dražší číslicově ’ řidiči systémy s' mikroprocesory.

Tento nedostatek shora uvecjené většiny číslicových řídících systémů může hýt odstraněn vestavěním jednotky pro odladění programů s vyrovnávací pamětí zapojenou vynálezu, která’umožní nejen proste uchování informace, ale i její kapacitní a obsahovou změnu a přizpůsobení tvaru'informace potřebám'odlaďování jednotky. Použitím‘vyřóyp'ávačí‘ paměti Zapojené 'podle 'vynáíéžu' ve 'vestavené jednotce pro ódiádování programů se některé z těchto dnes používaných systémů z hlediska využití vyrovnají i těm nejmodernějším systémům mikroprocesorovým.

Zapojení vyrovnávací paměti jednotky pro odlaďpváhí programů pro Čísilcově řízené óbráběcí stroje se sestává z rozhodovacího obvodu, registru číslic,' páměti adres, paměti číslic, řídících obvopů, řídící paměti bloku úpravy da{, obvodu Jilášení stavu a výsjupního obvodu a jeho podstatou je, že první výstup rozhodovacího obvodu, na jehož první vstup je zaveden vstup pat, je zaveden do prvnfho vstupu paměti adres a do prvního vstupu registru číslic, přičemž na druhý vstup rozhodovacího obvodu je zaveden šestý výstup řídících obvodů, zatímco na jejich třetí vstup je přiveden druhý výstup rozhodovacího obvodu, přičemž na druhý vstup registru číslic stejně jako^- na třetí vstup paměti číslic je zaveden druhý výstup řídících obvodů,' na jejichž první vstup je zavedeno řízení z vnějšího generátoru á na druhý vstup řídících obvodů je zaveden druhý výstup obvodu hlášení stavu, jehož první výstup je vyveden jako hlášení stavu do vnějších spolupracujících obvodů, přičemž jeho první vsjup je propojen s prvním výstupem paměti adres, jeho druhý vstup je propojen s druhým výstupem pariiďti číslic,'jeho tréti vstup,' stejně jako druhý vstup výstupního obvodu je propojen s pátým výstupem řídicích obvodů a konečně jeho čtvrtý vstup je propojen se třetím výstupem řídící paměti, zatímco první výstup řidičích obvodů je propojen se třetím vstupem paměti adres, přičemž druhý vstup paměti adres']é^f propojen s prvním výstupem řídící paměti, jejíž druhý’výstup je propojen s dřu202828 hým vstupem paměti číslic a jejíž první vstup je propojen s třetím výstupem řídících obvodů a jejíž druhý vstup je spolu s prvním vstupem bloku úpravy dat propojen na druhý výstup paměti adres, zatímco čtvrtý výstup řídících obvodů je propojen se třetím vstupem bloku úpravy dat, jehož druhý vstup je propojen s prvním výstupem paměti adres, zatímco její první vstup je propojen s výstupem registru číslic, přičemž výstup bloku úpravy dat je propojen s prvním vstupem výstupního obvodu, jehož výstup je vyveden jako výstup dat vyrovnávací paměti.

Výhodou zapojení podle vynálezu je, že mimo prostého záznamu jako do běžné vyrovnávací paměti umožňuje její zapojení měnit vložené Informace. Kapacita vyrovnávací paměti je navržena na maximální délku přijímané Instrukce a až do délky této instrukce je možno obsah vyrovnávací paměti doplňovat, nebo jednotlivá slova nebo znaky měnit, popřípadě í vypouštět. Navíc zapojení vyrovnávací paměti umožňuje zvětšit kapacitu eventuálně připojené hlavní paměti tím, že kódové kombinace jednotlivých znaků upravuje do čtyřbitové kombinace s předznamenáním nečíslícových znaků. Toto předznamenání vyrovnávací paměť sama generuje a je při příjmu informací schopna takové předznamenání rozlišit a přijímaný znak v úsporném kódu změnit opět na normalizovaný znak. Úspory je dosaženo i tím, že vyrovnávací paměť sama vypouští nejvyšší nevýznamové nuly vysílaných dat. Svým zapojením je určena pro zařazení do odlaďovací jednotky programů něho do zařízení, která vyžadují úpravu dat navíc k prosté paměťové funkci.

Zapojení vyrovnávací paměti jednotky pro odlaďování programů je znázorněno na výkrese.

Paměťová část vyrovnávací paměti je rozdělena na část paměti 03 adres a paměti 04 číslic, z čehož vyplývá, že uložená Informace je rozdělena na dvě části. Činnost vyrovnávací paměti je řízena řídícími obvody OS, pro nastavení adres obou pamětí je použita řídící paměť 08 a úpravu dat zajišťují obvody bloku 07 úpravy dat.

Činnost vyrovnávací pamětí je možno rozdělit na nahrávání a výběr informací.

Během nahrávání, do kterého je možno počítat nahrávání původní informace, úpravu nahraných slov, jejich vypuštění, doplnění chybějících slov a nulování, kdy je nulována pouze paměť 03 adres. Pokud je na některém paměťovém místě nebo v celé paměti nulový obsah, nedojde k zápisu ani ke čtení paměti 04 číslic.

Při příchodu vstupních dat na první vstup 011 rozhodovacího obvodu 01 je vyslán povel řídícím obvodům 05 o druhu přijatého znaku, řídící obvody 05 svým třetím výstupem 0513 aktivují řídící paměť 06, která přiřadí každému čtené-

Claims (1)

1. PŘEDMET

   Zapojení vyrovnávací paměti jednotky pro odlaďování programů pro číslicově řízené obráběcí stroje, sestávající z rozhodovacího obvodu, registru číslic, paměti adres, paměti číslic, řídících obvodů, řídící paměti, bloku úpravy dat, mu nečíselnému znaku místo, tj. adresu v paměti 03 adres, tj, prvním výstupem 0811, zároveň 1 skupinu adres v paměti 04 číslic, tj. druhým výstupem 0612 a současně předvolí čítač maximálního počtu číslic čteného slova v obvodu 08 hlášení stavu, tj. třetím výstupem 0613. Po provedeném nastavení vyšlou řídící obvody 05 šestým výstupem 0516 povel k nahrání znaku buď prvním vstupem 031 do pamětí 03 adres nebo prvním vstupem 021 do registru 02 číslic a odtud na povel druhého výstupu 0512 řídících obvodů 05 do prvního vstupu 041 paměti 04 číslic. Současně je pátým výstupem 0515 řídících obvodů 05 vysílána informace o čteném znaku do třetího vstupu 083 obvodu 08 hlášení stavu, který přijetím poslední číslice slova vyhodnotí buď nulový obsah čítače maximálního počtu číslic a ukončí záznam slova, nebo vyhodnocením koncového znaku, například EOB, ukončí záznam bloku. Signál o ukončení se vyšle druhým výstupem 0812 tohoto bloku do druhého vstupu 052 řídících obvodů 05 a současně prvním výstupem 0811 obvodu 08 hlášení stavu do vysílače informací.

   Při výběru Informací z vyrovnávací paměti dojde na povel řízení zavedeným na první vstup 051 řídících obvodů 05 opět k aktivaci řídící paměti 06 a k přednastavení paměti 03 adres na první adresu. Při příchodu povelu například AC z řízení proběhne výběr prvního nečíslicového znaku, před který je blokem 07 úpravy dat výstupem 0711 zařazen zvláštní předznamenávací znak a na další povel AC je teprve vyslán samotný znak. Vyslání každého znaku z paměti 03 adres aktivuje druhým výstupem 0312 této paměti řídící paměť 06, která provede nastavení adresy v paměti 04 číslic a čítače v obvodu 08 hlášení stavu. Vyslání každého znaku je provázeno signálem SC, který je vysílán spolu s daty na výstupu 0911 výstupního obvodu 09 na povel pátého výstupu 0515 řídících obvodů 05. Po vyslání číslicového znaku se po řadě vysílají číslice z paměti 04 číslic od předvolené adresy. Blok 07 úpravy dat provede vypuštění nenahraných řádů čísla a je-li požadováno děrování, provede vzestupné srovnání čísel bloků. Každým vysláním číslice dojde k posuvu čítače maximálního počtu číslic v obvodu 08 hlášení stavu. Nulovým obsahem tohoto čítače končí vysílání slova. Vysláním koncového znaku, například EOB, z paměti 03 adres končí vysílání obsahu vyrovnávací paměti.

   Výstupy vyrovnávací paměti na výstupu 0911 výstupního obvodu 09 Jsou vysílány na čtyřech sběrnicích a mohou být použity nejen pro vstup do hlavní paměti odlaďovací jednotky nebo pro vstup do řídícího systému, ale 1 pro externí přijímač signálů, jako je například děrovač děrné pásky.

   obvodu hlášení stavu a výstupního obvodu, vyznačené tím, že první výstup (0111) rozhodovacího obvodu (01), na jehož první vstup (011) ]e zaveden vstup dat, je zaveden do prvního vstupu (031) paměti (03) adres a do prvního vstupu [021) registru (02) číslic, přičemž na druhý vstup (012) rozhodovacího obvodu (01) je zaveden šestý výstup (0516) řídících obvodů (05), zatímco na jejich třetí vstup (053) je přiveden druhý výstup (0112) rozhodovacího obvodu (01), přičemž na druhý vstup (022) registru (02) číslic stejně jako na třetí vstup (043) paměti (04) číslic je zaveden druhý výstup (0512) řídících obvodů (05), na jejichž první vstup (051) je připojen vnější generátor a na druhý vstup (052) řídících obvodů (05) je připojen druhý výstup (0812) obvodu (08) hlášení stavu, jehož první výstup (0811) je vyveden jako hlášení stavu do vnějších spolupracujících obvodů, přičemž jeho první vstup (081) je propojen s prvním výstupem (0311) paměti (03) adres, jeho druhý vstup (082) je propojen s druhým výstupem (0412) paměti (04) číslic, jeho třetí vstup (083), stejně jako druhý vstup (092) výstupního obvodu (09) je propojen s pátým výstupem (0515) řídících obvodů (05) a konečně jeho čtvrtý vstup (084J je propojen se třetím výstupem (0613) řídící paměti (06), zatímco první výstup (0511) řídících obvodů (05) je propojen se třetím vstupem (033) paměti (03) adres, přičemž druhý vstup (032) paměti (03) adres je propojen s prvním výstupem (0611) řídící pamětí (06), jejíž druhý výstup (0612) je propojen s druhým vstupem (042) paměti (04) číslic a jejíž první vstup (061) je propojen s třetím výstupem (0513) řídících obvodů (05) a jejíž druhý vstup (062) je spolu s prvním vstupem (071) bloku (07) úpravy dat propojen na druhý výstup (0312) paměti (03) adres, zatímco čtvrtý výstup (0514) řídících obvodů (05) je propojen se třetím vstupem (073) bloku (07) úpravy dat, jehož druhý vstup (072) je propojen s prvním výstupem (0411) paměti (04) adres, zatímco její první vstup.(041) je propojen s výstupem (0211) registru (02) číslic, přičemž výstup (0711) bloku (07) úpravy dat je propojen s prvním vstupem (091) výstupního obvodu (09), jehož výstup (0911) je vyveden jako výstup dat vyrovnávací paměti.