CS200797B1

CS200797B1 - Connexion for overload protection of parallel connected power supplies

Info

Publication number: CS200797B1
Application number: CS477278A
Authority: CS
Inventors: Petr Parkan; Zdenek Patak
Original assignee: Petr Parkan; Zdenek Patak
Priority date: 1978-07-18
Filing date: 1978-07-18
Publication date: 1980-09-15

Description

Vynález se týká zapojení pro proudovou ochranu zátěže u dvou nebo více paralelně spojených napájecích zdrojů stejnosměrného napětí.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current protection circuit for two or more DC power supplies connected in parallel.

Rostoucí požadavky na velikost výstupních proudů napájecích zdrojů, zvláětě ve výpočetní technicé, vedou často k nutnosti řadit několik zdrojů paralelná. Tento paralelní provoz se řeší bud speciálními elektronickými obvody nebo častěji pouhým paralelním propojením výstupních svorek zdrojů, obsahujících proudové omezení. Potom výstupní napětí je určeno jediným zdrojem a nejnižší nastavenou nominální hodnotou napětí a zbývající zdroje pracuji na mezi proudového omezení. Takto spojené sdroje jeou schopny dodávat maximální výstupní proudy, takže součtový proud do zátěže může dosáhnout velkých hodnot. Při nežádoucím zkra/ tu na zátěži může tedy dojit k poškození zařízení. To vedlo ne požadavek, aby při dosažení hodnoty proudového omezeni.všech paralelně spojených zdrojů došlo k jejich okamžitému vypnutí.Increasing demands on the magnitude of the output current of power supplies, especially in computer technology, often lead to the necessity to arrange several parallel power supplies. This parallel operation is solved either by special electronic circuits or more often by simply connecting the output terminals of the sources containing current limitations in parallel. Then the output voltage is determined by a single source and the lowest rated voltage setting, and the remaining sources operate at the current limit. The devices thus connected are capable of delivering maximum output currents so that the summation current into the load can reach large values. The equipment may be damaged if the load is undesirably shorted. This led not to the requirement that all parallel-connected sources be switched off immediately when the current limit value was reached.

Tento požadavek řeší zapojení pro proudovou ochranu zátěže u paralelně spojených zdrojů podle vynálezu, v němž druhý výstup první vypínací paměti je spojen přea paměťové vývody prvního a druhého napájecího zdroje s druhým výstupem druhé vypínací paměti, jehož podstatou je, že výatup prvního proudového zesilovače je apojan ae vatupem prvního vypínacího obvodu, jehož regulační výatup ja spojen a anodou první proudové ačítací diody a jehož vypínací výstup ja spojen ae vatupem první vypínací paměti, a vypínacím vývodem prvního napá200797This requirement solves the load current protection circuit of parallel connected power supplies according to the invention, wherein the second output of the first trip memory is connected via the memory terminals of the first and second power supplies to the second output of the second trip memory. and having a first trip circuit, whose control output is coupled and the anode of the first current counting diode, and whose trip output is coupled to the first trip memory input, and the first voltage trip terminal200797

200 797200 797

Jecího zdroje, e vypínacím vývodem druhého napájecího zdroje, e vypínacím výstupem druhého napájecího ebvofla a vetupem druhé vypínací paměti, přičemž výstup druhého proudového zesilovače je spojen ae vstupem druhého vypínacího obvodu, jehož regulační výstup je spojen s anodou druhé proudové sčítací diody.A second power supply tripping output, a second power supply output tripping output, and a second tripping memory input, the output of the second current amplifier being coupled to the input of the second tripping circuit whose control output is coupled to the anode of the second current addition diode.

Bapojení podle vynálezu řeší jednoduchým způsobem požadavek vypínací proudové ochrany paralelně spojených zdrojů k ochraně zátěže. Zapojení je zvláště výhodné pro impulsně regulované napájecí zdroje, které je možno jednoduše logicky vypnout. Tyto zdroje již většinou obsahují pámšť pro logické vypnutí. Obvod zároveň umožňuje přesně vyhodnotit a indikovat stav, kdy zdroj přechází z napěťové vazby do proudové, což může být využito i v jiných aplikacích.The circuitry according to the invention solves in a simple manner the requirement of tripping current protection of parallel connected sources for load protection. The wiring is particularly advantageous for pulse-regulated power supplies that can be simply switched off logically. These sources usually contain a memory for logical shutdown. At the same time, the circuit allows to accurately evaluate and indicate the state when the source is switching from voltage to current, which can be used in other applications.

Princip vynálezu bude popsán pomoci výkresu, kde na obr. 1 je příklad zapojení dvou paralelně spojených zdrojů a na obr. 2 příklad konkrétní realizace prvního vypínacího obvodu prvního napájecího zdroje. Na obr. 1 je blokově naznačen první a druhý napájecí zdroj 1 a 2, kde na vstup 101 prsního napájecího zdroje 1 a zároveň na první vstup prvního silového bloku 11 je přivedeno vstupní napětí Ul. Výstupní napětí prvního napájecího zdroje 1 se z prvního a druhého výstupu prvního silového bloku 11 přivádí na oba napájecí výstupy 102, 103 prvního napájecího zdroje 1 a z nich na první a druhý vstup prvního napěťového zesilovače 12, Jehož výstup je spojen s anodou první napěťové sčítací diody 13. jejíž katoda Je spojena s katodou první proudové sčítací diody 16 a zároveň s prvním vstupem prvního řídicího obvodu 18, jehož výetup je epojen s druhým vetupem prvního silového bloku 11. Třetí výetup prvního silového bloku 11 je veden na vstup prvního proudového zesilovače 14, jehož výstup 141 je spojen se vstupem 151 prvního vypínacího obvodu 15, jehož regulační výstup 152 je epojen s anodou první proudové sčítací diody 16 a jehož vypínací výstup 153 je spojen se vstupem 171 první vypínací paměti 17 a zároveň s vypínacím vývodem 104 prvního napájecího zdroje 1. První výstup první vypínací paměti 17 je spojen s druhým vstupem prvního řídicího obvodu 18 a druhý výetup první vypínací paměti 17 je spojen s paměťovým vývodem 105 prvního napájecího zdroje 1. Napájecí výstupy 102 a 202 prvního a druhého napájecího zdroje 1 a 2 jsou spolu spojeny a tvoří první výstup paralelního spojení zdrojů. Druhý výstup paralelního spojení zdrojů je tvořen spojenými napájecími výstupy 103 a 203 prvního a druhého napájecího zdroje 1 a 2. Na vstup 201 druhého napájecího zdroje 2 je přivedeno vstupní napětí U2. Vypínací vývod 104 prvního napájecího zdroje 1 je spojen β vypínacím vývodem 204 druhého napájecího zdroje 2 a paměťový vývod 105 prvního napájecího zdroje 1 je spojen s paměťovým vývodem 205 druhého napájecího zdroje 2. Jinak jsou obvody, jejich propojeni i následující popsaná funkce druhého napájecího zdroje 2 stejné Jako u prvního napájecího zdroje 1. Druhý napájecí zdroj 2 obsahuje druhý silový blok 21, druhý napěťový zesilovač 22. druhou napěťovou sčítací diodu 23. druhý proudový zesilovač 24, druhý vypínací obvod 25. druhou proudovou sčítací diodu 26, druhou vypínací paměť 27 a druhý řídicí obvod 28.The principle of the invention will be described with reference to the drawing, in which Fig. 1 shows an example of the connection of two parallel connected sources and Fig. 2 shows an example of a specific implementation of the first trip circuit of the first power supply. In FIG. 1, the first and second power supplies 1 and 2 are shown in block, where input voltage U1 is applied to the input 101 of the breast power supply 1 and to the first input of the first power block 11. The output voltage of the first power supply 1 is fed from the first and second outputs of the first power block 11 to both the power outputs 102, 103 of the first power supply 1 and therefrom to the first and second inputs of the first voltage amplifier 12 whose output is connected to the anode of the first voltage addition diode. 13. whose cathode is connected to the cathode of the first current addition diode 16 and at the same time to the first input of the first control circuit 18, the output of which is connected to the second input of the first power block 11. whose output 141 is connected to the input 151 of the first trip circuit 15, whose control output 152 is coupled to the anode of the first current addition diode 16 and whose trip output 153 is coupled to the input 171 of the first trip memory 17 and the trip terminal 104 of the first power supply 1 The first output of the first trip pa The power outputs 102 and 202 of the first and second power supplies 1 and 2 are coupled together to form the first parallel output of the first switch-off memory 17, and the second output of the first trip memory 17 is connected to the memory terminal 105 of the first power supply 1. pooling resources. The second parallel output of the power supply is formed by the connected power outputs 103 and 203 of the first and second power supplies 1 and 2. An input voltage U2 is applied to the input 201 of the second power supply 2. The trip terminal 104 of the first power supply 1 is connected by the β trip terminal 204 of the second power supply 2 and the memory terminal 105 of the first power supply 1 is connected to the memory terminal 205 of the second power supply 2. same as the first power supply 1. The second power supply 2 comprises a second power block 21, a second voltage amplifier 22, a second voltage addition diode 23, a second current amplifier 24, a second trip circuit 25, a second current addition diode 26, a second trip memory 27 and a second control circuit 28.

První napájecí zdroj 1 vytváří ze vstupního napětí Ul prostřednictvím prvního ailového bloku 11 výstupní stejnosměrné napětí na napájecích výstupech 102 a 103. Stabilizaci nápětí zdroje zajišťuje první napěťový zesilovač 12, snímající výstupní napětí a omezení výstupníhoThe first power supply 1 generates from the input voltage U1 through the first power block 11 an output DC voltage at the power outputs 102 and 103. The first voltage amplifier 12 senses the output voltage and limits the output voltage.

200 797 proudu první proudový zesilovač 14 snímající velikost výstupního proudu prvního napájecího zdroje 1 z třetího výstupu prvního silového bloku 11. První vypínací obvod 15 převádí výstupní signál z prvního proudového zesilovače 14 do sčítacího bodu, tvořeného první proudovou sčítací diodou 16 a první napětovou sčítací diodou 13. První řídicí obvod 18 je ovládán napětím ze sčítacího bodu a ovládá svým výstupem ve smyslu záporné zpětné vazby první silový blok 11. V okamžiku, kdy dochází k takovému odběru výstupního proudu do zátěže, že oba zdroje přechází do proudové zpětné vazby, objeví se na spojených vypínacích vývodech 104 a 204 změne úrovně napětí, která způsobí překlopení první a druhé vypínací paměti 17 a 27. Spojené paměíové vývody 105 a 205 prvního a druhého napájecího zdroje 1 a 2 zajišíují spolehlivé překlopení obou vypínacích pamětí 17 a 27 ve všech poruchových stavech obou napájecích zdrojů, při kterých dochází k jejich vypnutí. Překlopení obou vypínacích pamětí logicky vypne oba napájecí zdroje.200,797 current first amplifier 14 sensing the output current of the first power supply 1 from the third output of the first power block 11. The first trip circuit 15 converts the output signal from the first current amplifier 14 to the addition point formed by the first current addition diode 16 and the first voltage addition diode. 13. The first control circuit 18 is controlled by the voltage from the addition point and controls its output, in terms of negative feedback, to the first power block 11. When such output current is drawn to the load so that both sources are switched to current feedback, on the connected trip terminals 104 and 204, a change in the voltage level causing the first and second trip memories 17 and 27 to flip over. The connected memory terminals 105 and 205 of the first and second power supplies 1 and 2 ensure reliable tripping of both trip memories 17 and 27 states of both power supplies, when they are switched off. Flipping both trip memories logically turns off both power supplies.

Příklad konkrétní realizace prvního vypínacího obvodu 15 je na obr. 2, kde jeho vstup 151 je spojen s emitorem prvního PNP tranzistoru 154, jehož báze je spojena s regulačním výstupem 152 prvního Vypínacího obvodu 15, jehož vypínací výstup 153 je spojen s prvním vývodem druhého odporu 158 a emitorem druhého PNP tranzistoru 157. Kolektor druhého PNP tranzistoru 157 je spojen se zemí a jeho báze je spojena jednak přes první odpor 156 se zemí a dále s katodou USD diody 155, jejíž anoda je spojena s kolektorem prvního PNP tranzistoru 154. Druhý vývod druhého odporu 158 je spojen se zdrojem +UB kladného napájecího napětí.An example of a particular embodiment of the first trip circuit 15 is shown in Fig. 2, where its input 151 is coupled to the emitter of the first PNP transistor 154 whose base is coupled to the control output 152 of the first trip circuit 15 whose trip output 153 is coupled to the first outlet of the second resistor. 158 and the emitter of the second PNP transistor 157. The collector of the second PNP transistor 157 is coupled to ground and its base is coupled via the first resistor 156 to ground and the cathode of the USD diode 155 whose anode is coupled to the collector of the first PNP transistor 154. the second resistor 158 is coupled to a positive voltage supply + UB.

Je-li první napájecí zdroj 1 v napěíové vazbě, je první PNP tranzistor 154 zavřen, I£D dioda 155 nesvítí a první odpor 156 udržuje prostřednictvím druhého PNP tranzistoru 157 zapojeného jako emitorový sledovač vypínací výstup 153 v úrovni logické nuly. Tato úroveň na vypínacích vývodech 104 a 204 obou napájecích zdrojů 1 a 2 se udržuje bez ohledu, zda druhý napájecí zdroj 2 pracuje v napěťové nebo proudové zpětné vazbě. Přechází-li první napájecí zdroj 1 do proudové zpětné vazby, dojde vlivem zvětšení napětí na výstupu 141 prvního proudového zesilovače 14 k otevřeni prvního PNP tranzistoru 154 s zároveň první proudové sčítací diody 16. Proud procházející otevřeným prvním PNP tranzistorem 154 rozsvítí IED diodu 155 a zároveň vytvoří na prvním odporu 156 úbytek napětí. Je-li druhý napájecí zdroj 2 v napěíové zpětné vazbě, udržuje druhý vypínací obvod 25 ná vypínacích vývodech 104 a 204 obou napájecích zdrojů 1 a 2 úroveň logické nuly. K přechodu do úrovně logické jedničky dojde teprve v případě, že i druhý napájecí zdroj 2 přejde do proudové zpětné vazby. V tomto okamžiku dojde prostřednictvím první a druhé vypínací paměti 17 a 27 k logickému vypnutí obou napájecích zdrojů.When the first power supply 1 is in a voltage coupling, the first PNP transistor 154 is closed, the LED 155 is off, and the first resistor 156 keeps the trip output 153 at logic zero level through the second PNP transistor 157 connected as an emitter follower. This level at the trip terminals 104 and 204 of both power supplies 1 and 2 is maintained regardless of whether the other power supply 2 operates in voltage or current feedback. When the first power supply 1 enters the current feedback, the first PNP transistor 154 with the first current addition diode 16 opens as a result of the voltage increase at the output 141 of the first current amplifier 14. The current through the open first PNP transistor 154 turns on the IED diode 155 and creates a voltage drop on the first resistor 156. When the second power supply 2 is in voltage feedback, the second trip circuit 25 maintains the trip terminals 104 and 204 of both power supplies 1 and 2 to a logic zero level. The transition to the logic 1 level will only occur if the second power supply 2 is also switched to current feedback. At this point, the first and second trip memories 17 and 27 logically turn off both power supplies.

Uvedeného zapojení podle vynálezu je možno použít pro vypínací proudovop ochranu zátěže i u většího počtu paralelně spojených napájecích zdrojů.The circuitry according to the invention can also be used for a trip current protection load protection even with a plurality of parallel connected power supplies.

Claims

SUBJECT OF THE INVENTION

Wiring for current protection of a load in parallel connected power supplies, wherein the second output of the first tripping memory is connected via the memory terminals of the first and second power supplies of the second tripping output, characterized in that the output of the first current amplifier (14) It is connected to the input (151) of the first trip circuit (15), whose control output (152) is connected to the anode of the first current counting diode (16) and whose trip output (153) is connected to the input (171) switching-off memories (17), on the one hand, the switching-off terminal (104) of the first power supply (1), on the one hand, and the switching-off terminal (204) of the second power supply (2), an input (271) of the second tripping memory (27), the output (241) of the second current amplifier (24) being coupled to an input (251) of the second tripping circuit (25) whose the control output (252) is coupled to the anode of the second current counting diode (26).

2. Load current protection circuit for parallel connected power supplies according to claim 1, characterized in that the input (151) of the first trip circuit (15) is connected to the emitter of the first fNF transistor (154) whose base is connected to the control output (152). a first trip circuit (15), whose trip outlet (153) is connected by β first outlet of second resistor (158) and second emitter of second PUP transistor (157), whose collector is connected to ground and whose base is connected and first outlet the first resistor (156) and the cathode of the ISD diode (155), the anode of which is connected to the collector of the first PNP transistor (154), and wherein the second terminal of the first resistor (156) is grounded and / is connected to the source + positive UB / of the positive supply voltage.