CS199353B1 - Connexion of signal generator for vector forming on the dispey unit - Google Patents
Connexion of signal generator for vector forming on the dispey unit Download PDFInfo
- Publication number
- CS199353B1 CS199353B1 CS232276A CS232276A CS199353B1 CS 199353 B1 CS199353 B1 CS 199353B1 CS 232276 A CS232276 A CS 232276A CS 232276 A CS232276 A CS 232276A CS 199353 B1 CS199353 B1 CS 199353B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- horizontal
- vertical
- quadrupole
- Prior art date
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
Vynález se týká zapojení generátoru signálů pro vytvoření vektoru na zobrazovacím zařízení, přičemž tento generátor je zapojen mezi výstup grafických dat z počítače, určených například pro zobrazeni technických výkresů, map apod., a příslušné zobrazovací zařízení, jímž může být běžné grafické zařízení, například souřadnickový zapisovač, nebo také osciloskop.BACKGROUND OF THE INVENTION The invention relates to a signal generator for generating a vector on a display device, the generator being connected between an output of graphical data from a computer, for example to display technical drawings, maps, and the like, and a corresponding display device. recorder or oscilloscope.
S rozvojem výpočetní techniky vzrůstá význam a důležitost grafických zobrazovacích zařízení jako prostředků komunikace mezi operátorem a počítačem. Snaha o zjednodušené řízeni zobrazovacího zařízení signály z výstupu počítače za cenu náročnějšího technického vybavení vede k určitému rozsahu autonomie zobrazovacího zařízení, které jedinou instrukcí přivedenou z výstupu počítače generuje základní prvky obrazu, jako jsou například alfanumerické znaky, oblouky, vektory, speciální značky a podobné.With the development of computer technology, the importance and importance of graphical display devices as a means of communication between the operator and the computer is increasing. The effort to simplify the control of the display device by signals from the computer output at the expense of more sophisticated hardware leads to a certain extent of display device autonomy, which generates basic image elements such as alphanumeric characters, arcs, vectors, special marks and the like.
Generátor signálů pro vytvoření vektoru na zobrazovacím zařízení, to je obvody, zapojené mezi výstup grafických dat z počítače a zobrazovací Zařízení, jsou zpravidla vytvořeny kombinací integračního obvodu a komparátoru a to dvojmo, vzhledem k existenci dvou os X,Y zobrazování. Obvody jsou s výhodou provedeny na bázi integrovaných obvodů Výchozí, tedy počáteční souřadnice vektoru se zadávají jako počáteční podmínky integrátoru, jehož vstupní signál odpovídá rozdílu mezi počáteční a koncovou hodnotou vektoru. Sou199 353Generally, the signal generator for generating a vector on a display device, i.e., circuits connected between the output of the graphical data from the computer and the display device, is typically formed in combination of an integration circuit and a comparator in duplicate, due to the existence of two X, Y display axes. The circuits are preferably based on integrated circuits. Starting, i.e., the initial vector coordinates are entered as the initial conditions of the integrator whose input signal corresponds to the difference between the start and end values of the vector. Sou199 353
199 3S3 řadnice konce vektoru tvoří referenční napětí komparátorů, které při ekvivalenci výstupního napětí integrátoru s tímto napětím přepínají funkci integrátorů, z integrováni na zapamatováni·199 3S3 vector end-of-line is the reference voltage of the comparators, which, when the output voltage of the integrator equals that, switches the function of the integrators from integrated to memorized ·
Alternativním řešením, které předpokládá užití velmi přesných integrátorů, je přepínání funkce integrování na funkci zapamatování po určité konstantní době, přičemž je komparátor nahrazen časovým obvodem, například multivibrátorem.An alternative solution which envisages the use of highly accurate integrators is to switch the integrating function to a memorizing function after a certain constant time, the comparator being replaced by a time circuit, for example a multivibrator.
Nevýhodou prvního řešení je relativní složitost, zatímco ve druhém případě se mohou projevit a kumulovat nepřesnosti integrátoru a časováni.The disadvantage of the first solution is the relative complexity, while in the second case integrator inaccuracies and timing may accumulate and accumulate.
Podstatou vynálezu je zapojení generátoru signálů pro vytvoření vektoru na zobrazovacím zařízení, přičemž tento generátor je zapojen mezi výstup grafických dat zs řídící jednotky, například počítače, určených například pro zobrazení technických výkresů, map a podobně, a příslušné zobrazovací zařízeni, jimž může být běžné grafické zařízeni, například souřadnicový zapisovač, nebo také osciloskop. Toto zapojení je vytvořeno jednak ze skupiny obvodů pro generování signálů odpovídajících horizontální souřadnici vektoru, jednak ze skupiny obvodů pro generování signálů odpovídajících vertikální souřadnici vektoru, dále z jednoho monostabilního klopného obvodu a jednoho sumátoru.SUMMARY OF THE INVENTION The present invention provides a signal generator for generating a vector on a display device, the generator being connected between an output of graphical data from a control unit, such as a computer, for example to display engineering drawings, maps and the like. a coordinate recorder or an oscilloscope. This circuit is formed from a group of circuits for generating signals corresponding to the horizontal coordinate of the vector, on the one hand a group of circuits for generating the signals corresponding to the vertical coordinate of the vector, one monostable flip-flop and one summator.
Podle vynálezu je první vstupní svorka zapojení generátoru, určená pro připojení k výstupu grafických dat ze řídící jednotky odpovídajících horizontální souřadnici vektoru, připojena ke vstupu horizontálního vyrovnávacího registru. Jeho výstup je přes horizontální číslicově analogový převodník a dále přes první horizontální analogový spínač spojen s prvním vstupem horizontálního pasivního integračního čtyřpólu. Jeho výstup je přes horizontální sledovač připojenku prvni výstupní svorce zapojeni generátoru, přičemž mezi výstup horizontálního číslícově-analogového převodníku a druhý vstup horizontálního pasivního integračního čtyřpólu je zapojen druhý horizontální analogový spínač, jehož řídící vstup js připojen ke čtvrté vstupní svorce zapojení generátoru, určené pro přívod horizontálního řídícího signálu z výstupu řídící jednotky. Ke druhému vstupu horizontálního pasivního integračního čtyřpólu je připojen první vstup horizontálního diferenciálního zesilovače, jehož druhý vstup js připojen ku prvnímu vstupu horizontálního pasivního integračního čtyřpólu, jehož výstup je připojen ku prvnímu vstupu sumátoru. Druhá vstupní svorka zapojení generátoru, určená pro připojení k výstupu grafických dat zs řídící jednotky, odpovídajících vertikální souřadnici vektoru, je připojena ke vstupu vertikálního vyrovnávacího registru, jehož výstup je přes vertikální číslicově-analogový převodník a dále přes první vertikální analogový spínač spojen s prvním vstupem vertikálního pasivního integračního čtyřpólu· Jeho výstup je přes vertikální sledovač připojen ke druhé výstupní svorce zapojení generátoru, přičemž mezi výstup vertikálního číslicověanalogového převodníku a druhý vstup vertikálního pasivního integračního čtyřpólu je zapojen druhý vertikální analogový spínač, jehož řídící vstup je připojen ku páté vstupní svorce .zapojení generátoru, určené pro přívod vertikálního řídícího signálu z výstupuAccording to the invention, the first generator input terminal for connection to the output of the graphic data from the control unit corresponding to the horizontal coordinate of the vector is connected to the input of the horizontal buffer register. Its output is connected to the first input of the horizontal passive integration quadrupole via a horizontal digital-to-analog converter and via the first horizontal analogue switch. Its output is via a horizontal connection follower to the first output terminal of the generator wiring, wherein a second horizontal analog switch is connected between the output of the horizontal analog-to-analog converter and the second input of the horizontal passive integration quadrupole whose control input is connected to the fourth input terminal of the generator wiring horizontal control signal from the control unit output. The second input of the horizontal passive integration quadrupole is connected to the first input of the horizontal differential amplifier, the second input of which is connected to the first input of the horizontal passive integration quadrupole, the output of which is connected to the first input of the summator. The second generator input terminal for connection to the output of the graphic data from the control unit corresponding to the vertical coordinate of the vector is connected to the input of the vertical buffer register, the output of which is connected to the first input via a vertical analog-to-analog converter. vertical passive integration quadrupole its output is connected through a vertical follower to the second output terminal of the generator connection, while between the output of the vertical digital analogue converter and the second input vertical passive integration quadrupole is connected a second vertical analog switch whose control input is connected to the fifth input terminal. a generator for supplying a vertical control signal from the output
199 353 řidiči jednotky. Ke druhému vstupu vertikálního pasivního Integračního čtyřpólu je připojen první vstup vertikálního diferenciálního zesilovače, jehož druhý vstup je připojen ku prvnímu vstupu vertikálního pasivního integračního čtyřpólu a jehož výstup je připojen ku druhému vstupu sumátoru. Řídící vstup prvního horizontálního analogového spínače je spojen se řídícím vstupem prvního vertikálního analogového spínače a se šestou vstupní svorkou zapojení generátoru, určenou pro přívod společného řídícího signálu z výstupu řídící jednotky. Konečně třetí vstupní svorka zapojení generátoru je přes monostabilní klopný obvod připojena ke třetímu vstupu sumátoru, jehož výstup je připojen ke třetí vstupní svorce signálu pro ovládání jsou stopy na stínítku osciloskopu.199 353 driver unit. The second input of the vertical passive integration quadrupole is connected to the first input of the vertical differential amplifier, the second input of which is connected to the first input of the vertical passive integration quadrupole and the output of which is connected to the second input of the summator. The control input of the first horizontal analog switch is coupled to the control input of the first vertical analog switch and to the sixth input terminal of the generator wiring for supplying a common control signal from the control unit output. Finally, the third input terminal of the generator circuit is connected via a monostable flip-flop circuit to the third input of the summator, the output of which is connected to the third input terminal of the control signal are traces on the screen of the oscilloscope.
Podle vynálezu je pasivní integrační čtyřpól vytvořen z nastavitelného odporu, jehož první vývod je připojen ku prvnímu vstupu pasovního integračního čtyřpólu a jehož druhý vývod je připojen jednak ke druhému vstupu pasivního integračního čtyřpólu, jednak přes kondenzátor k uzemňovacímu vodiči zapojeni.According to the invention, the passive integration quadrupole is formed of an adjustable resistor, the first terminal of which is connected to the first input of the passive integration quadrupole and whose second terminal is connected both to the second input of the passive integration quadrupole and the capacitor to the earthing conductor.
Podle vynálezu je sledovač vytvořen zesilovačem se zesilovacím ziskem rovným jedné.According to the invention, the follower is formed by an amplifier with a gain gain equal to one.
Podstata vynálezu je v dalším vysvětlena na příkladu jeho provedení, které je popsáno pomocí připojených výkresů, na nichž je znázorněno: na obr. 1 blokové schéma zapojení generátoru signálů pro vytvoření vektoru na zobrazovacím zařízeni a na obr. 2 blokové schéma zjednodušeného zapojení generátoru signálů pro vytvoření vektoru na displeji.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a signal generator for generating a vector on a display device; and FIG. 2 is a block diagram of a simplified connection of a signal generator for a signal generator. create vector on display.
Na obr. 1 vstupní svorky 17 a obvody označené i, χ, χ, 7.9. 11. 3,¾ tvoři skupinu obvodů pro generování signálů horizontální souřadnice vektoru, zatímco vstupní svorky IX, lg a obvody označné 2» ít, 2, §, 12, 12 tvoří skupinu obvodů pro generování vertikální souřadnice vektoru.In Fig. 1, the input terminals 17 and circuits labeled i, χ, χ, 7.9. 11. 3, ¾ form a group of circuits for generating signals of the horizontal coordinate of the vector, while the input terminals IX, 1g and the circuits denoted 2 ', 2, §, 12, 12 form a group of circuits for generating the vertical coordinate of the vector.
První vstupní svorka 13 zapojení podle vynálezu je spojena se vstupem horizontálního vyrovnávacího registru i, jehož výstup je přes horizontální číslicově-analogový převodník g a dále přes první horizontální analogový spínač 2 sp°áen 8 prvním vstupem 25 horizontálního pasivního integračního čtyřpólu 2, například RC obvodu, jehož výstup 22 je přes horizontální sledovač 2 připojen k výstupní svorce 22 skupiny pro generování horizontální souřadnice vektoru.The first input terminal 13 of the circuit according to the invention is connected to the input of the horizontal equalization register 1, the output of which is connected via the horizontal digital-to-analog converter g and via the first horizontal analog switch 2 connected 8 through the first input 25 of the horizontal passive integration quadrupole 2, whose output 22 is connected via a horizontal follower 2 to the output terminal 22 of the group to generate a horizontal coordinate of the vector.
Obdobně druhá vstupní svorka IX zapojení podle vynálezu je spojena se vstupem vertikálního vyrovnávacího registru 2, jehož výstup je přes vertikální číslicově-analogový převodník χ a dále přes první vertikální analogový spínač 2 spojen s prvním vstupem 24 vertikálního pasivního integračního čtyřpólu 8, například RC obvodu, jehož výstup 2g jr přes vertikální sledovač jLO připojen k výstupní svorce £0 systému pro generování vertikální souřadnice vektoru.Similarly, the second input terminal IX of the circuit according to the invention is connected to an input of a vertical buffer register 2, the output of which is connected via a vertical digital-to-analog converter χ and further via a first vertical analog switch 2 to a first input 24 of a vertical passive integration quadrupole 8, e.g. whose output 2g jr via the vertical tracker jLO is connected to the output terminal 80 of the system for generating the vertical coordinate of the vector.
Třetí vstupní svorka 18 zapojení podle vynálezu je přes monostabilní klopný obvod 20 připojena ke třetímu vstupu sumátoru 21*The third input terminal 18 of the circuit according to the invention is connected to the third input of the summator 21 via a monostable flip-flop 20.
199 3S3 čtvrté vstupní svorka 17 zapojeni podle vynálezu je připojena k řídícímu vstupu druhého horizontálního analogového spínače 11. zapojeného mezi výstup horizontálního čísli cově-analogového převodníku £ a druhý vstup 25 horizontálního pasivního integračního čtyřpólu 2, například RC obvodu, jehož první vstup 24 j® spojen se druhým vstupem horizontálního diferenciálního zesilovače 12. Jeho první vstup je spojen se druhým vstupem 25 horizontálního pasivního integračního čtyřpólu 2» například RC obvodu, a jeho výstup Je spojen s prvním vstupem sumátoru 21· Výstup sumátoru 21 je připojen ke třetí výstupní svorce £1 zapojení generátoru vektoru.199 3S3 the fourth input terminal 17 of the wiring according to the invention is connected to the control input of the second horizontal analog switch 11 connected between the output of the horizontal digital to analog converter 6 and the second input 25 of the horizontal passive integration quadrupole 2, e.g. connected to the second input of the horizontal differential amplifier 12. Its first input is coupled to the second input 25 of the horizontal passive integration quadrupole 2, for example the RC circuit, and its output is coupled to the first input of the summator 21. wiring generator vector.
Páté vstupní svorka 16 zapojení podle vynálezu je připojena obdobně k řídícímu vstupu druhého vertikálního analogového spínače 12. zapojeného mezi výstup vertikálního Síslicově-analogového převodníku £ a druhý vstup 2ž vertikálního pasivního integračního čtyřpólu g, například RC obvodu, jehož první vstup 24 Je spojen se druhým vstupem vertikálního zesilovače 22· Jeho první vstup je spojen se druhým vstupem 26 vertikálního pasivního integračního čtyřpólu g, například RC obvodu, a jeho výstup je spojen se druhým vstupem sumátoru 21·The fifth wiring input terminal 16 of the invention is connected analogously to the control input of the second vertical analog switch 12 connected between the output of the vertical digital-to-analog converter 6 and the second input 26 of the vertical passive integration quadrupole g, e.g. the input of the vertical amplifier 22 · its first input is connected to the second input 26 of the vertical passive integration quadrupole g, for example the RC circuit, and its output is connected to the second input of the sump 21 ·
Šestá vstupní svorka 1*? zapojení podle vynálezu je připojena k řídícímu vstupu prvního horizontálního analogového spínače g a zároveň k řídícímu vstupu prvního vertikálního analogového spínače g.Sixth input terminal 1 *? The circuit according to the invention is connected to the control input of the first horizontal analog switch g and at the same time to the control input of the first vertical analog switch g.
Horizontální pasivní integrační čtyřpól 2 a vertikální pasivní integrační čtyřpól g jsou vytvořeny a zapojeny stejně· Proto je popsáno podrobně pouze zapojení horizontálního pasivního integračního čtyřpólu 2· První vývod nastavitelného odporu 71 je spojen a prvním vstupem 25 horizontálního pasivního integračního čtyřpólu 2· Druhý vývod nastavitelného odporu 71 je spojen jednak se druhým vstupem 25 horizontálního pasivního integračního čtyřpólu 2» jednak s prvním vývodem kondenzátoru 22» jednak s výstupem 27 horizontálního pasivního integračního čtyřpólu 2» Druhý vývod kondenzátoru 22 0® spojen s uzemóovacím vodičem zapojení generátoru vektoru.Horizontal passive integration quadrupole 2 and vertical passive integration quadrupole g are created and connected in the same way · Therefore only the horizontal passive integration quadrupole 2 connection is described in detail · First adjustable resistor 71 is connected and first horizontal passive integration quadrupole 2 input 71 is connected to the second inlet 25 of the horizontal passive integration quadrupole 2 and the first condenser outlet 22 to the outlet 27 of the horizontal passive integration quadrupole 2 and the second condenser outlet 22 is connected to the earth wire of the vector generator wiring.
Na obr. 2 je znázorněno zjednodušené blokové schéma zapojení podle obr· 1. První vstupní svorka 15 tohoto alternativního zapojení je připojena ke vstupu horizontálního vyrovnávacího registru i, jehož výstup je přes horizontála! číslieově-aaalogový převodník g a dále přes horizontální pasivní integrační čtyřpól 2» například RC obvod, a přes horizontální sledovač g připojen k výstupní svorce 29 systému pro generování horizontální souřadnice vektoru. Druhá vstupní svorka 14 tohoto alternativního zapojení je připojena ke vstupu vertikálního vyrovnávacího registru 2» jehož výstup je přes vertikální číslicově-analogový převodník £ a dále přes vertikální pasivní integrační čtyřpól g, například RC obvod, a přes vertikální sledovač 10 připojen k výstupní svorce 50 systému pro generování vertikální souřadnice vektoru. - Třetí vstupní svorka 18 tohoto alternativního zapojení je přes monos.tabilní klopný obvod 20 připojena ke třetí výstupní svorce ^3, zjednodušeného zapojení podle vynálezu.FIG. 2 shows a simplified block diagram of FIG. 1. The first input terminal 15 of this alternative circuit is connected to the input of the horizontal buffer register 1, the output of which is across the horizontal! an analog-to-analog converter g and further via a horizontal passive integration quadrupole 2, for example an RC circuit, and via a horizontal follower g connected to the output terminal 29 of the system for generating a horizontal coordinate of the vector. The second input terminal 14 of this alternative circuit is connected to the input of the vertical buffer register 2, the output of which is via a vertical digital-to-analog converter 6 and further through a vertical passive integration quadrupole g, for example an RC circuit. to generate the vertical coordinate of the vector. The third input terminal 18 of this alternative circuit is connected via a mono-stable flip-flop 20 to the third output terminal 33 of the simplified circuit according to the invention.
199 353199 353
Horizontální pasivní integrační čtyřpól £, například EC obvod, a taktéž vertikální pasivní integrační’ čtyřpól g, například RC obvod, jsou provedeny stejně jako uvedeno v popise obr. 1 až na to, že nejsou upraveny svorky 25» ffit Pr0 společný vývod odporu 21 a kondenzátorů 22 resp. odporu gl a kondenzátorů S2·The horizontal passive integration quadrupole £, e.g. EC circuit, and also the vertical passive integrative 'quadrupole g, for example RC circuit are carried out as indicated in the description of FIG. 1 that are not regulated by the terminals 25 »ffit P r0 common terminal of resistor 21 and capacitors 22, respectively. resistor gl and capacitors S2 ·
Nevýhody a nedostatky stávajících známých řešení, to je buá relativní složitost nebo možná kumulace nepřesnosti integrátoru a časování, jsou odstraněny zapojením generátoru podle vynálezu, v němž místo integrátorů a komparátorů je použito dvojice integračních pasivních čtyřpólů, v nejjednodušším'provedení ve tavru například dvojice sériových EC obvodů, u nichž odezva na skokovou změnu na vstupu se v konečném časovém intervalu monotónně a spojitě blíží hodnotě úměrné vstupní skokové změně· Dvojice sériových EC obvodů má stejnou časovou konstantu a hodnota přenosu je dána výrazem “U Vics/· němž hodnota UpOg4 znamená napětí odpovídající počátku vektoru, ^vstup· znam0|rá obdobně napětí odpovídající konci vektoru, takže rychlost záznamu v obou souřadnicích na zobrazovacím zařízení se mění podle exponenciály a vzhledem k tomu, že obě exponenciály mají stejnou časovou konstantu odpovídá výsledný záznam zadané směrové úsečce·Disadvantages and drawbacks of the existing known solutions, i.e. the relative complexity or possible accumulation of integrator inaccuracy and timing, are eliminated by a generator according to the invention in which instead of integrators and comparators a pair of passive quadrupole integrators is used. circuits in which the response to a step input change in the final time interval monotonically and continuously approaches the value proportional to the input step change · a pair of serial EC circuit has the same time constant and the value of the transfer is given by "U Vics / · where the U-value of p O g 4 represents a voltage corresponding to the start vector-input · znam0 | Similarly, the voltage corresponds to the end of the vector, so the recording speed in both coordinates on the display device varies according to the exponential, and since both exponentials have the same time constant, it corresponds to the resulting record for the specified direction line ·
U generátoru zapojeného podle vynálezu odpadá nutnost určování rozdílu mezi počátečním a koncovým bodem a přepínání funkce.In the generator connected according to the invention, there is no need to determine the difference between the start and end points and to switch the function.
Činnost generátoru podle vynálezu lze zrychlit zkrácením doby nutné pro zavedení počátečních souřadnic vektoru tím, že se pro tuto funkci sníží časová konstanta EC obvodů zkratováním jejich odporů samostatnými analogovanými spínači.The operation of the generator according to the invention can be accelerated by reducing the time required to enter the initial vector coordinates by reducing the time constant of the EC circuits for this function by shorting their resistances by separate analog switches.
Pokud je časový rozdíl mezi okamžikem zanesení hodnoty Upog., případně do registru číslicově-analogových převodníků pro souřadnici x a pro souřadnici y zanedbatel-p ný ve srovnání s časovou konstantou ó , potom lze zapojení generátoru podle vynálezu zredukovat na dvojici RC obvodů, zapojených mezi výstup číslicově-analogových převodníků a vstup záznamového zařízení·If the time difference between the moment of input of the value U after g. Or into the register of digital-analog converters for coordinate x and for coordinate y is negligible compared to time constant δ, then the generator connection according to the invention can be reduced to two RC circuits connected. between digital-to-analog converter output and recording device input ·
Pokud použitý osciloskop na místě zobrazovacího zařízení není opatřen automatickou regulací jasu.podle rychlosti pohybu paprsku, lze odvodit potřebný signál jasové modulace ze součtu absolutních hodnot napěti na odporech RC obvodů· činnost generátoru zapojeného podle obr. 1 je následující: signály přiváděné z počítače na první a druhou vstupní svorku lg, 14 odpovídají souřadnicím x a y počátku vektoru, které jsou zavedeny do vyrovnávacích registrů 1, 2 a pomocí číslicově-analogových převodní ků 5» £ jsou převedeny na analogové signály, přičemž na šestou vstupuí svorku lg zapojení generátoru je přiveden ze řídící jednotky signál, jemuž odpovídá sepnutý stav analogových spínačů g, g. Analogové signály se z číslicově-analogových převodníků g, £ přenesou za dobu 5 'í' na výstupy pasivních integračních čtyřpólů 2, 5» Μ· kondenzátary 22» §2·If the oscilloscope used in the display device is not equipped with automatic brightness control. Depending on the speed of the beam movement, the required brightness modulation signal can be derived from the sum of absolute voltage values on the RC circuit resistors. and the second input terminal lg, 14 corresponds to the x and y coordinates of the vector origin, which are introduced into equalization registers 1, 2 and are converted to analog signals by means of digital-analog converters 51, The analog signals are transferred from the digital-to-analog converters g, za over a period of 5 í 'to the outputs of passive integration quadrupoles 2, 5 5 Μ · condensers 22 § §2 ·
199 353199 353
Během přenosu analogových signálů, odpovídajících počátečním souřadnicím vektoru, potlačuje výstupní signál z obvodu 20. tj· z moaostablíního klopného obvodu s časovou konstantou 5^, jas stopy paprsku na stínítku osciloskopu, použitého na místě zobrazovacího zařízeni, na nulovou úroveň· Řídicí signál z počítače, přivedený na šestou vstupní svorku 12, potom změní sepnutý stav analogových spínačů 2, & na jejich rozpojený stav a do vyrovnávacích registrů 1, fa jsou přeneseny signály ze řídící jednotky, tj. z počítače, které odpovídají hodnotám koncových souřadnic vektoru. Oasový interval potřebný pro vynesení koncových bodů vektoru musí být co nejkratší, aby vlivem parazitních odporů se nezměnil, náboj na kondenzátorech 22» 82 horizontálního pasivního integračního čtyřpólu 2 a vertikálního pasivního integračního čtyřpólu g. Zmíněný vliv parazitních odporů je snížen zapojením sledovačů fa, 10 mezi výstupy pasivních integračních čtyřpólů 2» § a výstupní svorky 22» generátoru. Sledovače g, Jg jsou vytvořeny ze zesilovačů, jejichž zesilovací zisk je roven jedné. Sepnutím analogových spínačů 2» g, které je provázeno zvýšením jasu obrazovky na nenulovou úroveň vlivem signálu, který je vyslán monostabilním klopným obvodem 22» spuštěným řídícím signálem z počítače jako řidíoi jednotky, se vytvoří resp. zobrazí vektor na stitnítku osciloskopu nebo na jiném zobrazovacím zařízeni. Konstantní intenzitu jasu zobrazeného vektoru zajišťují » standardní obvody modulace jasu na stínítku osviloskopu nezávisle na rychlosti pohybu paprsku.During the transmission of the analog signals corresponding to the initial coordinates of the vector, the output signal from the circuit 20, ie from the moaostabble flip-flop with a time constant 5 ^, suppresses the brightness of the beam trace on the oscilloscope screen used at the display device. The input signal is then switched to the open state and signals from the control unit, i.e. from the computer, which correspond to the vector end coordinate values are transferred to the buffer registers 1, f. The time interval required for plotting the endpoints of the vector must be as short as possible so that the parasitic resistance does not change, the charge on the capacitors 22 »82 of the horizontal passive integration quadrupole 2 and the vertical passive integration quadrupole g. the outputs of the passive integration quadruples 2 ' and the output terminals 22 ' of the generator. The followers g, jg are made up of amplifiers whose gain gain is equal to one. By switching the analog switches 2g, which is accompanied by an increase in the brightness of the screen to a non-zero level due to the signal sent by the monostable flip-flop 22 »triggered by the control signal from the computer as the control unit, respectively. displays the vector on an oscilloscope screen or other display device. Constant intensity of the displayed vector is provided by »standard luminance modulation circuits on the screen of the oscilloscope irrespective of the speed of the beam movement.
Kro zkrácení doby potřebné pro přenos signálů odpovídajících hodnotám počátečních souřadnic vektoru je někdy výhodné doplnit generátor dvojicí analogových spínačů 11.In order to reduce the time required to transmit signals corresponding to the initial vector coordinate values, it is sometimes advantageous to complement the generator with a pair of analog switches 11.
12. ovládaných řídicími signály, přiváděnými z počítače na čtvrtou vstupní svorku 12 zapojení generátoru. Tyto dva analogové spínače H, 12 spojují nakrátko odpory 7.1 a 81, v pasivních integračních čtyřpólech 2» 2·12. controlled by control signals fed from the computer to the fourth generator wiring input terminal 12. These two analog switches H, 12 short-circuit the resistors 7.1 and 81, in passive integration quadruples 2 »2 ·
Pokud je na místě zobrazovacího zařízení použito osciloskopu a pokud tento osciloskop není vybaven automatickým řízením jasu v závislosti na rychlosti pohybu paprsku, je zapotřebí zapojení generátoru vektoru doplnit diferenciálními zesilovači 19 a 22 absolutních hodnot napětí na odporech 21» 21 Pasivních integračních čtyřpólů 2» 2» které se sečitají s výstupním napětim monostabilního klopného obvodu 20 prostřednictvím sumátoru 21* který podle potřeby realizuje také nelineární transformaoi signálu s ohledem na kompenzaci závislosti jasu stopy na stínítku osciloskopu na řídícím napětí, odebíraném ze třetí výstupní svorky 51 zapojení generátoru vektoru.If an oscilloscope is used in place of the imaging device and if the oscilloscope is not equipped with automatic brightness control depending on the speed of the beam movement, the vector generator connection must be supplemented with differential amplifiers 19 and 22 absolute voltage values on resistors 21 »21 Passive integration quadrupole 2» 2 » which add to the output voltage of the monostable flip-flop 20 by means of a summator 21 *, which also implements a non-linear signal transformation as necessary to compensate for the trace brightness dependence of the oscilloscope screen on control voltage drawn from the vector output terminal 51.
V případě, že dob< přenosu signálů z počítače do vyrovnávacích registrů 1, fa a to číslicově-analogových převodníků fa, 4 je zanedbatelně krátká ve srovnáni a časovou konstantou pasivních integračních čtyřpólů 2, 2» není nutné použití analogových spínačů 2, 2. 11» 12 ani příslušných řídících signálů, přiváděných z řídící jednotky, například počítače, na vstupní svorky 12, lg, 17 zapojení generátoru. Vlivem této skutečnosti se zapojeni generátoru podle obr. 1 podstatně zjednoduší, jak je znázorněno na obr. 2, na němž nejsou zapojeny diferenciální zesilovače lg, 22 aQi sumétor 21· Signálu na třetíIf the time of the transmission of signals from the computer to the buffer registers 1, f and the digital-to-analog converters f and 4 is negligibly short in comparison and the time constant of the passive integration quadruples 2, 2 is not necessary to use analog switches 2, 2. 12 or corresponding control signals supplied from a control unit, for example a computer, to the input terminals 12, 18, 17 of the generator wiring. Due to this fact, the assembly of the generator of FIG. 1 significantly simplified as shown in FIG. 2, in which differential amplifiers are connected g, 22 · 21 aQi sumétor signal on the third
199 383 výstupní svorce 51 zapojení generátoru vektoru, to je signály na výstupu monostabilqího klopného obvodu 22, lze potom použit pro aktivaci pisůfcka například souřadnicového zapisovače, to je pro spuštěni pisátka do pracovní polohy.199 383, the vector generator output terminal 51, i.e., the signals at the output of the monostable flip-flop 22, can then be used to activate a scribe, such as a coordinate recorder, i.e., to lower the scribe to the operating position.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS232276A CS199353B1 (en) | 1976-04-08 | 1976-04-08 | Connexion of signal generator for vector forming on the dispey unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS232276A CS199353B1 (en) | 1976-04-08 | 1976-04-08 | Connexion of signal generator for vector forming on the dispey unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS199353B1 true CS199353B1 (en) | 1980-07-31 |
Family
ID=5360021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS232276A CS199353B1 (en) | 1976-04-08 | 1976-04-08 | Connexion of signal generator for vector forming on the dispey unit |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS199353B1 (en) |
-
1976
- 1976-04-08 CS CS232276A patent/CS199353B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225940A (en) | Oscilloscope system for acquiring, processing, and displaying information | |
| US4150433A (en) | Automatic common mode rejection in an analog measuring system | |
| US4032768A (en) | Constant velocity vector generator | |
| US3778710A (en) | Ranging amplifier systems | |
| US4686642A (en) | Method and apparatus for generating a stroke on a display | |
| GB2059228A (en) | Time dot display for a digital oscilloscope | |
| US4346333A (en) | Position control circuit for a digital oscilloscope | |
| CS199353B1 (en) | Connexion of signal generator for vector forming on the dispey unit | |
| US4320391A (en) | Instrumentation devices using synchro-resolver drive circuitry | |
| US3643124A (en) | Constant speed vector generator utilizing a variable slope sawtooth generator | |
| US3582955A (en) | Oscilloscope display for plotting device | |
| US3713000A (en) | Sweep generator with automatic centering | |
| GB1519823A (en) | Device for designating an image on a visual display unit | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| US4396912A (en) | Method and means for point connecting with a differential integrator dot connector circuit | |
| US4001662A (en) | Variable control current generator arrangement | |
| US2971269A (en) | Vectoring phase simulator | |
| JPS6231849Y2 (en) | ||
| US3602792A (en) | Servosystem for analogue plotters | |
| CA1042092A (en) | Method and apparatus for automatically computing vertical track angle | |
| JPS6243341Y2 (en) | ||
| JPS63133069A (en) | Apparatus for measuring dc difference voltage | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| SU1599990A1 (en) | Device for monitoring transmission factor of d-a converter | |
| JPH0530137Y2 (en) |