CS196115B1

CS196115B1 - Spectral analyser for measuring the noise

Info

Publication number: CS196115B1
Application number: CS912077A
Authority: CS
Inventors: Vaclav Zima
Original assignee: Vaclav Zima
Priority date: 1977-12-30
Filing date: 1977-12-30
Publication date: 1980-03-31

Description

Vynález se týká spektrálního analyzátoru pro měření šumu v pásmu 10 Hz až 100 kHz.The invention relates to a spectrum analyzer for measuring noise in the 10 Hz to 100 kHz band.

Spektrální analýza v pásmu nízkých kmitočtů se provádí pomocí nákladných přístrojů. K automatickému preladování v zadaném kmitočtovém pásmu se využívá principu superheterodynu. Jako místní oscilátory se obvykle používají mechanicky přelaďované oscilátory LC. U špičkových výrobků se pohybuje úroveň vlastního $umu v hodnotě 20 nV a šířka pásma jednotlivého měření bývá 10 až 20 Hz.Low-frequency spectral analysis is performed using costly instruments. The principle of superheterodyne is used for automatic tuning in the given frequency band. Mechanically tuned LC oscillators are usually used as local oscillators. For high-end products, the intrinsic $ um level is 20 nV and the bandwidth of a single measurement is 10 to 20 Hz.

Nevýhodou dosavadní techniky je nedostatečně přesně definovaný střední kmitočet jednotlivého měření a poměrně velká šíře pásma, která znehodnocuje výsledky měření, zejména v kmitočtovém okolí celistvých násobků sítového kmitočtu. Další nevýhoda spočívá v tom, že koncepce soudobých přístrojů vyžaduje k realizací zcela automatizovaného měřicího procesu řadu nákladných přídavných zařízení, zejména minipočítače s příslušným interfacem k vlastnímu analyzátoru.The disadvantage of the prior art is the insufficiently precisely defined mean frequency of the individual measurements and the relatively large bandwidth, which depreciates the measurement results, especially in the frequency neighborhood of integral multiples of the mains frequency. A further disadvantage is that the concept of contemporary instruments requires a number of costly additional devices to carry out a fully automated measuring process, in particular a minicomputer with an appropriate interface to the actual analyzer.

Mnohé z těchto nevýhod odstraňuje spektrální analyzátor pro měření šumu podle vynálezu, jehož podstata spočívá v tom, že syntezátor kmitočtu se skládá z napětově řízeného oscilátoru, směšovače, z pevného děliče kmitočtu s konstantním poměrem, ze dvou proměnlivých děličů kmitočtu, z fázového komparátoru a z pevného děliče dvěma. Je zapojen tak, že pomocný vstup referenčního signálu je propojen se vstupem směšovače a se vstupem proměnného děliče kmitočtu jemné změny frekvence. Druhý vstup směšovače je spojen s výstupem napětově řízeného oscilátoru, výstup směšovače je spojen se vstupem pevného děliče kmitočtu s konstantním dělicím poměrem, jehož výstup je spojen se vstupem fázového komparátoru» výstup proměnného děliče kmitočtu pevné změny frekvence je spojen se vstupem fázového komparátoru, jehož výstup je spojen s řídicím vstupem napětově řízeného oscilátoru, výstup napětově řízeného oscilátoru je spojen se vstupem proměnného děliče kmitočtu hrubé změny frekvence. Jeho výstup je spojen se vstupem pevného dělíce dvěma. Řídicí vyhodnocovací jednotka je zapojena tak, že vstup měřeného signálu je spojen s prvním vstupem vyváženého směšovače. Jeho další dva vstupy jsou spojeny se vzájemně inverzními výstupy pevného děliče dvěma syntezátoru, výstup vyváženého směšovače je spojen se vstupem automaticky ovládaného zeslabovače. Výstup automaticky ovládaného směšovače je spojen se vstupem mez ifrekvenčního zesilovače, jehož výstup je spojen se vstupem detekčního obvodu, jehož první výstup je spojen s prvním vstupem číslicového voltmetru a druhý výstup je spojen s druhým vstupem paměti. Výstup číslicového voltmetru je spojen se vstupem pro příjem základního číselného údaje centrální výpočetní jednotky, jejíž vstup pro příjem údaje o dekadickém řádu změřeného čísla je spojen s výstupem paměti. Její další výstup pro přenos iniciačního signálu pro provedení výpočtu je spojen se vstupem centrální výpočetní jednotky a řídicí výstup pamětí je spojen se vstupem řídicího obvodu. Jeho další vstup je spojen s výstupem detekčního obvodu, první řídicí výstup řídicího obvodu je spojen se vstupem automaticky ovládaného zeslabovače. Pomocný vstup prvního řídicího signálu je spojen s prvním vstupem paměti, pomocný vstup druhého řídicího signálu je spojen s druhým vstupem číslicového voltmetru, pomocný vstup třetího řídicího signálu je spojen s jedním vstupem hradla, jehož výstup je spojen se vstupem- řídicího obvodu. Druhý vstup hradla je spojen s výstupem detekčního obvodu, obvody pro řízení syntezátoru jsou spojeny s řídicí vyhodnocovací jednotkou tak, že na její pomocný vstup třetího řídicího signálu je připojen první vstup řídicího hradla a na druhý výstup detekčního obvodu řídicí vyhodnocovací jednotky je napojen druhý vstup řídicího hradla. Výstup hradla je spojen s prvním vstupem distribučního přepínacího obvodu, jehož druhý vstup je spojen s výstupem souboru přepínačů k hrubému ručnímu nastavování frekvence. Třetí vstup distribučního přepínacího obvodu je spojen s výstupem souboru přepínačů k jemnému ručnímu nastavování frekvence. Čtvrtý výstup je spojen s výstupem přepínače pro nastavování režimů automatického hrubého nastavení frekvencí, automatického jemného nastavení frekvencí a ručního nastavení frekvencí. Obvody pro řízení syntezátoru jsou se syntezátorem propojeny tak, že výstup hrubé změny frekvence distribučního přepínacího obvodu je spojen se vstupem proměnného děliče kmitočtu hrubé změny frekvence a výstup jemné změny frekvence distribučního přepínacího obvodu je spojen se vstupem proměnného děliče kmitočtu jemné změny frekvence.Many of these disadvantages are overcome by the noise spectrum analyzer of the present invention, which consists in that the frequency synthesizer consists of a voltage-controlled oscillator, a mixer, a fixed frequency ratio divider, two variable frequency dividers, a phase comparator and a fixed dividers by two. It is connected so that the auxiliary input of the reference signal is connected to the mixer input and the variable frequency divider input. The second mixer input is connected to the voltage-controlled oscillator output, the mixer output is connected to the fixed frequency divider input with a constant ratio whose output is connected to the phase comparator input »the variable frequency divider output is connected to the phase comparator input whose output it is connected to the control input of the voltage-controlled oscillator, the output of the voltage-controlled oscillator is connected to the input of the variable frequency divider of the coarse frequency change. Its output is connected to the input of the fixed divider by two. The control evaluation unit is connected so that the input of the measured signal is connected to the first input of the balanced mixer. Its other two inputs are connected to mutually inverse outputs of the fixed divider by two synthesizers, the output of the balanced mixer is connected to the input of the automatically controlled attenuator. The output of the automatically operated mixer is coupled to the input of the IF amplifier, the output of which is coupled to the input of a detection circuit, the first output of which is coupled to the first input of a digital voltmeter and the second output is coupled to the second memory input. The output of the digital voltmeter is connected to an input for receiving the basic numeric data of the central processing unit, whose input for receiving the decimal order of the measured number is connected to the memory output. Its other output for transmitting the initiation signal for performing the calculation is connected to the input of the central processing unit and the control output of the memory is connected to the input of the control circuit. Its next input is connected to the output of the detection circuit, the first control output of the control circuit is connected to the input of the automatically controlled attenuator. The auxiliary input of the first control signal is coupled to the first memory input, the auxiliary input of the second control signal is coupled to the second digital voltmeter input, the auxiliary input of the third control signal is coupled to one gate input whose output is coupled to the control circuit input. The second gate input is coupled to the detection circuit output, the synthesizer control circuits are connected to the control evaluation unit by connecting the first control gate input to its auxiliary input of the third control signal, and the second control input input to the second control circuit detection circuit output. gates. The gate output is coupled to a first input of a distribution switching circuit, the second input of which is coupled to the output of a set of switches for coarse manual frequency setting. The third input of the distribution switching circuit is coupled to the output of the switch set for fine manual frequency setting. The fourth output is coupled to a switch output for setting the modes of automatic coarse frequency adjustment, automatic fine adjustment of frequencies and manual frequency adjustment. The synthesizer control circuits are coupled to the synthesizer so that the coarse frequency change output of the distribution switching circuit is coupled to the coarse frequency change frequency input input and the fine frequency frequency output of the distribution switching circuit is coupled to the fine frequency change frequency input input.

Hlavní výhodou spektrálního analyzátoru je možnost synchronizovat střední kmitočty všech vyhodnocovaných kanálů vnějším signálem z vysoce přesného kmitočtového normálu. Další výhodou je použitý syntezátor kmitočtu, který při své jednoduchosti dovoluje obsáhnout pásmo s vysokým poměrem kmitočtu horního a dolního okraje v nízkém počtu kroků, které jsou téměř ideálně rozmístěny v logaritmické stupnici kmitočtů. Syntezátor podle vynálezu umožňuje provést měření v širokém rozsahu kmitočtu i měření ve velmi úzkém pásmu kmitočtů. Syntezátor podle vynálezu má vysokou kvalitu spektra výstupního signálu a zejména má velmi malý fázový šum, což umožňuje použít mezifrekvenčního zesilovače s kaskádou piezoelektrických rezonátorů^. která má velmi úzké pásmo propustnosti. Šíře pásma je pevně přestavitelná v rozsahu 1 Hz až 5 Hz. V důsledku toho je úroveň vlastního šumu analyzátoru v řádu nV /pro f>1 000 Hz/ téměř o 20 dB nižší než u jiných známých přístrojů. Soustava podle vynálezu je koncipována jako autonomní měřicí systém, který je vybaven vlastní centrální výpočetní jednotkou s integrovanými obvody velkoplošné integrace, což je významným pokrokem proti jiným známým systémům.The main advantage of the spectrum analyzer is the possibility to synchronize the middle frequencies of all evaluated channels with an external signal from a high-precision frequency standard. Another advantage is the frequency synthesizer used, which, by its simplicity, allows to include a band with a high ratio of upper and lower edge frequencies in a low number of steps, which are almost ideally spaced on the logarithmic frequency scale. The synthesizer according to the invention makes it possible to perform measurements over a wide frequency range as well as measurements over a very narrow frequency range. The synthesizer according to the invention has a high quality of the output signal spectrum and in particular has very low phase noise, which makes it possible to use an intermediate frequency amplifier with a cascade of piezo resonators. which has a very narrow band of permeability. The bandwidth is fixed in the range from 1 Hz to 5 Hz. As a result, the intrinsic noise level of the analyzer in the order of nV (for f> 1000 Hz) is nearly 20 dB lower than with other known instruments. The system according to the invention is designed as an autonomous measuring system, which is equipped with its own central computing unit with integrated large-area integrated circuits, which is a significant advance over other known systems.

Příklad zapojení spektrálního analyzátoru pro měření šumu podle vynálezu je znázorněn na přiložených výkresech, kde obr. 1 představuje blokové schéma zapojení, obr.An example of a spectrum analyzer for noise measurement according to the invention is shown in the accompanying drawings, wherein Fig. 1 is a block diagram of the circuit;

je časový diagram průběhu hlavních signálů působících v tomto zapojení.is a timing diagram of the main signals acting in this circuit.

Na obr. 1 je blokové schéma zapojeni spektrálního analyzátoru pro měření šumu v pásmu 10 Hz až 100 kHz, kde syntezátor 1000 kmitočtu se skládá z napětově řízeného oscilátoru 2» směšovače 2» pevného děliče 2 kmitočtu s konstantním poměrem, ze dvou proměnných děličů 2» & kmitočtu, z fázového komparátoru A a z pevného děliče 7. dvěma a je zapojen tak, Že pomocný vstup 100 referenčního signálu je propojen se vstupem 1 1 směšovače 2 ^{a 8e} vstupem 51 proměnného děliče 2 kmitočtu jemné změny frekvence, druhý vstup 12 směšovače 1 je spojen s výstupem 31 napětově řízeného oscilátoru 2» výstup 13 směšovače 2 je spojen se vstupem 21 pevného děliče 2 kmitočtu s konstantním dělicím poměrem, vystup 22 pevného děliče 2 kmitočtu s konstantním dělicím poměrem je spojen se vstupem 41 fázového komparátoru 2» výstup 52 proměnného děliče 2 kmitočtu jemné změny frekvence je spojen se vstupem 43 fázového komparátoru 2» jehož výstup 42 je spojen s řídicím vstupem 33 napětově řízeného oscilátoru 2» výstup 32 napětově řízeného oscilátoru 2 J^e spojen se vstupem 61 proměnného děliče 6 kmitočtu hrubé změny frekvénce, jehož vystup 63 je spojen se vstupem 71 pevného děliče 7 dvěma, řídicí vyhodnocovací jednotka 2000 je zapojena tak, že vstup 104 měřeného signálu je spojen s prvním vstupem 82 vyváženého směšovače 2> jehož další dva vstupy 82, 83 jsou spojeny se vzájemně inver zními výstupy 72, Z2 pevného děliče 7_ dvěma syntezátoru 10OP , výstup 81 vyváženého směšovače 2 J^e spojen se vstupem 91 automaticky ovládaného zeslabovače 2» jehož výstup 93 je spojen se vstupem 105 mezifrekvenčního zesilovače 22.» jehož výstup 106 je spojen se vstupem 112 detekčního obvodu 11, jehož první výstup 111 je spojen s prvním vstupm 141 číslicového voltmetru 14 a druhý výstup 113 je spojen s druhým vstupem 155 paměti 22» výstup 142 číslicového voltmetru 14 je spojen se vstupem 211 pro příjem základního číselného údaje centrální výpočetní jednotky 22» jejíž vstupFig. 1 is a block diagram of a spectrum analyzer for noise measurement in the 10 Hz to 100 kHz band, where the frequency synthesizer 1000 consists of a voltage-controlled oscillator 2 »mixer 2» fixed frequency divider 2 with constant ratio, two variable dividers 2 » of phase comparator A and of fixed divider 7 by two and is connected so that the reference reference input 100 is connected to input 1 1 of mixer 2 ^{and 8e by} input 51 of variable frequency frequency divider 2, the second input 12 of mixer 1 is connected to the output 31 of the voltage controlled oscillator 2 »the output 13 of the mixer 2 is connected to the input 21 of the fixed frequency divider 2 with a constant dividing ratio, the output 22 of the fixed frequency divider 2 with constant dividing ratio is connected to the input 41 of phase comparator 2» 2 of the frequency fine tuning frequency is coupled to the phase input 43 comparator 2 »whose output 42 is coupled to control input 33 of voltage controlled oscillator 2» output 32 of voltage controlled oscillator 2 J ^e connected to the input 61 of the variable divider 6 frequency coarse frequency change, whose output 63 is connected to input 71 of the fixed divider 7 twins, the control evaluation unit 2000 is connected so that the measured signal input 104 is connected to the first input 82 of the balanced mixer 2, the other two inputs 82, 83 of which are connected to mutually inverse outputs 72, Z2 of the fixed divider 7 by two synthesizers 10OP 2 ^e J mixer connected to the inlet 91 is automatically controlled attenuator 2 »whose output 93 is connected to the input of the IF amplifier 22. 105» whose output 106 is connected to the input 112 of the detection circuit 11, the first output 111 is connected to first input 141 of a digital voltmeter 14 and the second output 113 is coupled to the second memory input 155 22 »the output 142 of the digital voltmeter 14 is connected to an input 211 for receiving the basic numeric data of the central processing unit 22» whose input

213 pro příjem údaje o dekadickém řádu změřeného čísla je spojen s výstupem 151 paměti 22» j^θji² další výstup 152 pro přenos iniciačního signálu pro provedení výpočtu je spojen se vstupem 212 centrální výpočetní jednotky 21 a řídicí výstup 154 paměti 15 je spojen se vstupem 122 řídícího obvodu 12, jehož další vstup 121 je spojen s výstupem 1 J 4 detekčního obvodu 11 , první řídicí výstup 123 řídicího obvodu 12 je spojen se vstupem 92 automaticky ovládaného zeslabovače 2» přičemž pomocný vstup 101 prvního řídicího signálu je spojen s prvním vstupem 153 paměti 22.» pomocný vstup 102 druhého řídicího signálu je spojen s druhým vstupem 143 číslicového voltmetru 14, pomocný vstup 103 třetího řídicího signálu je spojen s jedním vstupem 133 hradla 22» jehož výstup 131 je spojen se vstupem 124 řídicího obvodu 1 2, druhý vstup 132 hradla 13 je spojen s výstupem 1detekčního obvodu 11, obvody 3000 pro řízení syntezátoru 1000 jsou spojeny s řídicí vyhodnocovací jednotkou 2000 tak, že na její pomocný vstup 103 třetího řídicího signálu je připojen první vstup 162 řídicího hradla 16 a na druhý výstup 113 detekčního obvodu 11 řídicí vyhodnocovací jednotky 2000 je napojen druhý vstup 163 řídicího hradla 22» ^vÝ⁸t^uP 161 hradla 16 je spojen s prvním vstupem 184 distribučního přepínacího obvodu 18, jehož druhý vstup 186 je spojen s výstupem 191 souboru přepínačů 19 k hrubému ručnímu nastavování frekvence, a třetí vstup 183 distribučního přepínacího obvodu 18 je spojen s výstupem 1 71 souboru přepínačů 1 7 k jemnému ručnímu nastavování frekvence, čtvrtý vstup 185 je spojen s výstupem 201 přepínače 20 pro nastavování režimů automatického hrubého nastavení frekvencí, automatického jemného nastavení frekvencí a ručního nastavení frekvencí, obvody 3000 pro řízení syntezátoru 1000 jsou se syntezátorem 1000 propojeny ták, že výstup hrubé změny frekvence 182 distribučního přepínacího obvodu 18 je spojen se vstupem 62 proměnného děliče 6 kmitočtu hrubé změny frekvence a výstup 181 jemné změny frekvence distribučního přepínacího obvodu 18 je /5/ spojen se vstupem 53 proměnného děliče _5 kmitočtu jemné změ_zny frekvence.213 for receiving data decimal order of the measured numbers is connected to output 151 of memory 22 »j ^θ be ^two additional output 152 for transmitting an initiation signal for performing the calculation is connected with input 212 of central processing unit 21 and the control output 154 of memory 15 is connected to the input 122 of the control circuit 12, the other input 121 of which is connected to the output 14 of the detection circuit 11, the first control output 123 of the control circuit 12 is connected to the input 92 of the automatically controlled attenuator 2, the auxiliary input 101 of the first control signal being connected to the first input 153 the auxiliary input 102 of the second control signal is coupled to the second input 143 of the digital voltmeter 14, the auxiliary input 103 of the third control signal is coupled to one input 133 of the gate 22 whose output 131 is coupled to the input 124 of the control circuit 12; 132 of the gate 13 is connected to the output 1 of the detection circuit 11, the circuits 3000 for the control of the synthesizer 1000, they are connected to the control evaluation unit 2000 by connecting to its auxiliary input 103 of the third control signal a first input 162 of the control gate 16 and to the second output 113 of the detection circuit 11 of the control evaluation unit 2000 ^»V Y ⁸ t ^u P 161 of gate 16 is connected to first input 184 of a distribution switching circuit 18 whose second input 186 is connected to output 191 of set switch 19 to a gross manual adjustment of frequency, and a third input 183 of the distribution switch circuit 18 is connected to the output 71 of the switch set 17 for fine manual frequency adjustment, the fourth input 185 is coupled to the output 201 of the switch 20 for setting the modes of automatic coarse frequency adjustment, automatic fine tuning and manual frequency adjustment; the coarse frequency output 182 of the distribution switching circuit 18 is coupled to the input 62 of the variable frequency divider 6 and the fine frequency output 181 of the distribution switching circuit 18 is / 5 / coupled to the input 53 of the variable frequency divider 5 By altering the frequency _of NY.

Na obr. 2 jsou znázorněny časové průběhy řídicích signálů, přičemž řídicí signál A je na pomocném vstupu 101 prvního řídícího signálu , řídící signál 13 je na pomocném vstupu 102 druhého řídicího signálu, řídicí signál £ je na pomocném vstupu 103 třetího . řídicího signálu. Signál Cj je na výstupu 161 řídicího hradla 1 6, sTgnál £2 J^{e na} výstupu 131 hradla 13 . U_S8 je stejnosměrné napětí na prvním výstupu 111 detekčního obvodu 1 1 , U_o je prahová úroveň nastavitelná v detekčním obvodu 11.FIG. 2 shows the waveforms of the control signals, wherein control signal A is at auxiliary input 101 of the first control signal, control signal 13 is at auxiliary input 102 of the second control signal, control signal 8 is at auxiliary input 103 of the third control signal. control signal. The signal C1 is at the output 161 of the control gate 16, the signal 62 is ^{at the} output 131 of the gate 13. In the _S8 the DC voltage output of the first detection circuit 111 1 1 U is _the adjustable threshold detection circuit in 11th

Na obr. 3 jsou kromě signálů a veličin uvedených na obr. 2 ještě iniciační signál A1, který je na výstupu 152 paměti 15.In Fig. 3, in addition to the signals and variables shown in Fig. 2, an initiation signal A1 is output, which is outputted by the memory 15.

značí číslo na výstupu 182 hrubé změny frekvence distribučního přepínacího obvodu 18, n je číslo ňa výstupu 142 číslicového voltmetru je dekadický řád čísla n, který je na výstupu 151 paměti 15.denotes the number at the gross frequency change output 182 of the distribution switching circuit 18, n is the number n and the output 142 of the digital voltmeter is the decimal order of the number n which is output 151 of the memory 15.

Činnost syntezátoru vyplývá z blokového schématu na obr. 1. Ve smyčce fázové regulace je vřazen směšovač napětově řízený oscilátor £, pevný dělič 2. kmitočtu s dělicím poměrem m, fázový komparátor a proměnný dělič 5. kmitočtu s dělicím poměrem /N2 + q/. Ve stavu fázové rovnováhy je splněna podmínka m N2 ⁺ q kde F2 je kmitočet oscilátoru £,The operation of the synthesizer follows from the block diagram in FIG. 1. In the phase control loop, the mixer is a voltage-controlled oscillator 6, a fixed frequency divider 2 with a dividing ratio m, a phase comparator and a variable frequency divider 5 with a dividing ratio / N2 + q /. In the phase equilibrium state, the condition m N2 ⁺ q is fulfilled where F2 is the frequency of the oscillator £,

F_n je referenční kmitočet signálu na vstupu 1 00, q je celočíselná konstanta, realizovaná v proměnném děliči _5, m je dělicí poměr pevného děliče £ a N₂ = o, 1, 2,..., N_{2 ffiax}.F _n is the reference frequency of the signal at input 100, q is an integer constant realized in the variable divider 5, m is the dividing ratio of the fixed divider a and N ₂ = 0, 1, 2, ..., N _{2 fiax} .

Výstupní signál z napětově řízeného oscilátoru £ s kmitočtem F2 je veden do proměnného děliče 6 8 dělicím poměrem /N^ + r/ a odtud do děliče 7_ dvěma. Na výstupu získáváme 2 vzájemně inverzní signály s kmitočtem ^F2 _F1 ₌ --, /2/The output signal from the voltage-controlled oscillator F2 is fed to a variable divider 6 by a divider ratio (N + + r) and from there to a divider 7 by two. On the output we get 2 mutually inverse signals with frequency ^F 2 _F 1 ₌ -, / 2 /

2/N! + r/ kde r je celočíselná konstanta, realizovaná v proměnném dělič£ 6, ^N1 = ⁰» 1 > 2, . .. , N j _max 2 / N! + r / where r is an integer constant, realized in the variable divider 6 6, ^N 1 = ⁰ 1 1> 2,. .., N j _max

Ve vyváženém směšovací £ s lineárním filtrem získáváme ze zesíleného vstupního signálu s kmitočtem f, přiváděného ze vstupní svorky 104, signál s rozdílovým kmitočtem /f - F^/, který je shodný se středním kmitočtem f_m mezifrekvenčního zesilovače 10.In the balanced mixing filter 6 with the linear filter, we obtain from the amplified input signal at the frequency f supplied from the input terminal 104 a signal with a differential frequency (f - F ^), which is equal to the center frequency f _{m of the} intermediate amplifier 10.

Z rovnic /1/, /2/ odvodíme vzorec r_n ^{+ mf,}n/(Ň₂ + q) £ ₌ - ---f_m . /3/From equations / 1 /, / 2 / we derive the formula r _n ^{+ mf,} n / (Ň ₂ + q) £ ₌ - --- f _m . / 3 /

2(N, + r)2 (N + R)

V jednom určitém fyzickém provedení analyzátoru lze použít referenčního kmitočtu F_n = 10' Hz a zvolit parametry m 8, q = 142, r » 28, max “ 239, N2 max ⁼ 127, f_m = 18,18 kHz. V distribuční přepínací jednotce 18 invertujeme čísla N-j , N2 tak, že platí vztahy = 255 - Ň₁* ,In one particular physical embodiment of the analyzer, a reference frequency of F _n = 10 'Hz can be used and parameters m 8, q = 142, r 28 28, max 239 239, N 2 max ⁼ 127, f _m = 18.18 kHz can be selected. In the distribution switching unit 18, we invert the numbers N1, N2 so that the equations = 255 - Ň ₁ *,

N₂=127-Ň₂. /4/N ₂ = 127-N ₂ . / 4 /

Za těchto předpokladů upravíme vzorec /3/ do tvaruUnder these assumptions we adjust the formula (3) to form

2.105 f = ~n~ kde Ní = 0, n₂ - 0, + 8H₂ + Nj/269 - N₂/ /283-N]//269-N₂/ , 2.....239 , 2, ..., 127.2.105 f = ~ n ~ where Ni = 0, n ₂ - 0, + 8H ₂ + Nj / 269 - N ₂ / / 283-N] // 269-N ₂ /, 2 ..... 239, 2, ..., 127.

Centrální výpočetní jednotka 21 potom může vyhodnotit kmitočet každého jednotlivého měření na základě zadaných konstant Ν^, N2 pomocí vzorce /3/, ve zvláštním případě podle /5/, vypočítat jeho logaritmickou funkci log f a vydat pokyn periferním zařízením /souřadnicový zapisovač, tiskárna/ k zpracování výsledku každého jednotlivého měření'· Podobně je také v centrální výpočetní jednotce 21 zpracován údaj n v číslicovém voltmetru 1 4 , který je přiváděn z výstupu 142 ve vhodném číselném kódu na vstup 211 a údaj q o dekadickém řádu, odpovídajícím okamžitému nastavení zeslabovače £, který je na vstup 213 přiváděn z výstupu 151 paměti 15. Centrální výpočetní jednotka 21 obvykle provádí vyhodnocení výsledku meřenT na základě vztahu n-n_{o r} _The central processing unit 21 can then evaluate the frequency of each individual measurement on the basis of the given constants Ν ^, N2 using formula (3), in particular case according to (5), calculate its logarithmic function log f and instruct the peripheral / coordinate recorder processing the result of each individual measurement. Similarly, in the central processing unit 21, the data n in the digital voltmeter 14, which is fed from the output 142 in a suitable numerical code to the input 211, and the decimal order q corresponding to the instantaneous attenuation setting. to the input 213 supplied from the output 151 of the memory 15. The central processing unit 21 usually performs an evaluation of the measurement resultsT on the basis of the equation nn _or.

S/f/ « 20 log -- + 20 q + R, fdBJ, /6/ ⁿmⁿo ^u kde ηθ, n^ jsou minimální a maximální možné hodnoty údaje číslicového voltmetru 14. q - 0, 1, 2, 3, . . .S / F / «log 20 - 20 + q + r, fdBJ, / 6 / ⁿ m ⁿ o ^u ηθ where n ^ is the minimum and maximum possible values of the 14th data digital voltmeter q - 0, 1, 2, 3 ,. . .

R je aditivní konstanta, zjíštovaná čas od času kalibrací spektrálního analyzátoru.R is an additive constant, determined from time to time by calibration of the spectrum analyzer.

Činnost vyhodnocovací jednotky je znázorněna v časových diagramech na obr. 2. Řídicí impulsové signály A, 1J, £ mají shodnou periodu T_o. Následují za sebou vždy po krátké časové prodlevě. Doba je volena tak, aby měření mohlo být řádné provedeno s ohledem na ustálení transientních jevů v úzkopásmovém mezifrekvenčním zesilovači 1 0. Řídicí signál A je přiváděn na pomocný vstup 101 prvního řídicího signálu. V době trvání impulsového signálu A se provádí záznam výsledku měření do paměti v centrální výpočetní jednotce 21 . V době Tg trvání impulsového signálu B přiváděného na pomocný vstup 102 druhého řídicího signálu se provádí měření číslicovým voltmetrem 1 4. Na výstupu 152 paměti 15 však vznikne iniciační signál A^ pouze v případě, že je splněna podmínka U_sg<Uo· Stejnosměrné napětí U_ss na výstupu 142 číslicového vo1tmetru 14 je v jistých mezích lineární funkcí spektrální složky při kmitočtu f signálu přiváděného na vstup 104. Napětí U_Q je prahovou úrovní, která je pevně nastavena v detekčním obvodu 1 1 . Je-li splněna výše uvedená podmínka U_SS<U_O, vznikne na vstupu 163 hradla 16 stav log 1 a na jeho výstupu 161 vznikne v době Tq trvání impulsového signálu £ impuls £^, který je podnětem ke změně stavu proměnného děliče £ hrubé změny kmitočtu ze stavu /N-j + r/ na stav /Nj + 1 + r/ . Tak tomu je v případě, že provozní režim je pomocí přepínače 20 nastaven na automatickou hrubou změnu kmitočtu. Je-li pomocí téhož přepínače 20 nastaven režim automatické jemné změny kmitočtu, dojde ke změně dělicího poměru proměnného djěliče 5 jemné změny kmitočtu ze stavu /N₂ + q7 na stav /N£ + 1 + q/. Je-li splněna podmínka U_sg>U₀, vznikne také na výstupu 152 paměti 15 iniciační impuls Aj, který je příkazem pro provedení výpočtu v centrální výpočetní jednotce 21 a k zpracování výsledku měření v periferních zařízeních. V opačném případě, je-li vstupní signál na vstupu 104 v oblasti středního kmitočtu velký, bude splněna podmínka U_gs>U₀. V tomto případě vznikne na vstupu 163 hradla 16 stav log 0 a impulsový signál £ nebude ve formě impulsuActivity evaluation unit is shown in the timing diagrams of FIG. 2. The control pulse signals A, 1J, £ having the same period T _o. They follow each other after a short time delay. The time is selected such that the measurement can be properly performed with respect to the stabilization of the transient phenomena in the narrowband intermediate amplifier 110. The control signal A is applied to the auxiliary input 101 of the first control signal. During the duration of the pulse signal A, the measurement result is stored in the central processing unit 21. At the time Tg of the pulse signal B applied to the auxiliary input 102 of the second pilot signal, a digital voltmeter 14 is measured. However, an output signal A ^ is generated at output 152 of memory 15 only if the condition U _sg <Uo _DC at the output 142 of the digital meter 14 is within certain limits a linear function of the spectral component at the frequency f of the signal applied to input 104. The voltage U _Q is a threshold level which is fixed in the detection circuit 11. If the above condition U _SS <U ₀ is met, a state of log 1 occurs at input 163 of gate 16 and at its output 161 at the time Tq the duration of the pulse signal? frequency from the state / Nj + r / to the state / Nj + 1 + r /. This is the case when the operating mode is set to automatic coarse frequency change by means of the switch 20. When the automatic fine-tuning mode is set with the same switch 20, the dividing ratio of the variable frequency divider 5 will change from the / N ₂ + q7 state to the / N £ + 1 + q / state. If the condition U _sg > U ₀ is fulfilled, an initiation pulse Aj is also produced at the output 152 of the memory 15, which is a command to perform the calculation in the central processing unit 21 and to process the measurement result in the peripheral devices. Otherwise, if the input signal at the input 104 is large in the center frequency range, the condition U _gs > U ₀ will be satisfied. In this case, a state of log 0 occurs at the gate input 163 and the pulse signal 6 is not in the form of a pulse

Cj na výstup 161 hradla 16 přenesen. Kmitočet syntezátoru, určený okamžitým stavem čísel N^ , N2, zůstane proto nezměněn. Na výstupu 123 řídicího obvodu 12 vznikne impuls £9» který je příkazem pro provedení sníženi citlivosti analyzátoru o -20 dB změnou útlumu automaticky ovládaného zeslabovače £. Ještě krátce před tímto úkonem je na výstupu 113 detekčního obvodu 11, spojeného se vstupem 155 paměti 15 stav log 0 a iniciační impuls A^ na výstupu 152 paměti 15 se nevytvoří, vyhodnocení výsledku měření nebude v centrální výpočetní jednotce 21 provedeno. K vyhodnocení dojde teprve tehdy, až bude úroveň signálu na vstupu 105 mezífrekvenčního zesilovače 10 snížena automaticky ovládaným zeslabovačem £ na tak nízkou úroveň, aby byla splněnaCj is transmitted to the gate output 161. The synthesizer frequency, determined by the instantaneous state of the numbers N1, N2, will therefore remain unchanged. The output 123 of the control circuit 12 generates a pulse 9 which is a command to reduce the analyzer's sensitivity by -20 dB by changing the attenuation of the automatically controlled attenuator 6. Shortly before this operation, the output 113 of the detection circuit 11 connected to the input 155 of the memory 15 has a state of log 0 and the initiation pulse A 'is not generated at the output 152 of the memory 15; The evaluation will only take place when the signal level at the input 105 of the IF amplifier 10 is lowered by the automatically controlled attenuator 6 to a level so as to meet

Claims

Spectrum analyzer for measuring noise in the 10 Hz to 100 kHz band, containing a mixer heterodyne signal synthesizer, a control evaluation unit and synthesizer frequency control circuits, characterized in that the frequency synthesizer (1000) is connected such that the auxiliary input (100) of the reference signal is connected to input (11) of mixer (1) and input (51) of variable divider (5) of frequency of fine frequency change, second input (12) of mixer (1) is connected to output (31) of voltage controlled oscillator (3), output (13) the mixer (1) is coupled to the fixed frequency division (2) input (21) of the constant frequency ratio, the fixed frequency division (22) output (22) of the constant frequency ratio is connected to the phase comparator (41) input (4) The variable frequency frequency divider output (52) is coupled to the input (43) of the phase comparator (4) whose output (42) is coupled to the control input (33). of the voltage-controlled oscillator (3), the output (32) of the voltage-controlled oscillator (3) is coupled to the input (61) of the variable frequency (6) frequency coefficient frequency whose output (63) is coupled to the input (71) of the fixed divider (two), the control evaluation unit (2000) is connected so that the input (104) of the measured signal is connected to the first input (84) of the balanced mixer (8), the other two inputs (82, 83) of which are connected to mutually inverse outputs. 72, 73 (fixed divider) (7) by two synthesizers (1000), output (81) of balanced mixer (8) is connected to input (91) of automatically controlled attenuator (9), whose output (93) is connected to input (105) an intermediate amplifier (10) whose output (106) is coupled to the input (112) of the detection circuit (11), the first output (111) of which is connected to the first input (141) of the digital voltmeter (14) and the second output (113) connected to the second output 155 (memory / 15), output / 142 (digital voltmeter) is connected to input (211) for receiving the basic numeric data of the central processing unit (21), whose input (213) for receiving decimal order of the measured number is connected to the output (151) of memory (15) whose other output (152) for transmitting the initiation signal for performing the calculation is coupled to the input (212) of the central computing condition U ₈₈ <U ₀ . The measurement process described is also illustrated in the diagrams in Fig. 3.

The spectrum noise analyzer in the 10 Hz to 100 kHz band can be advantageously used in a wide field of measurement technology. Very well suited for measuring phase noise of oscillators. It is also suitable for measuring the power spectral density of all semiconductor devices, especially diodes and transistors. Similarly, the apparatus can be applied to measure the noise of optoelectronic components, especially luminescent diodes. The analyzer can also be advantageously used to determine the intrinsic noise of signal generators, power supply voltage sources and to measure the function of the power spectral density of sources of unwanted electromagnetic radiation.

DESCRIPTION OF THE INVENTION The unit (21) and the control output (154) of the memory (15) are connected to the input (122) of the control circuit (12), the other input (121) is connected to the output (114) of the detection circuit (11). 123 (control circuit 12) is coupled to input (92) of the automatically controlled attenuator (9), the auxiliary input (101) of the first control signal being coupled to the first memory input (153), the auxiliary input (102) of the second control signal is connected to the second input (143) of the digital voltmeter (14), the auxiliary input (103) of the third control signal is connected to one input (133) of the gate (13) whose output (131) is connected to the input (124) of the control circuit (12), the second gate input (132) is coupled to the output (115) of the detection circuit (11), the circuits (3000) for synthesizer control (1000) are coupled to the control evaluation unit (2000) such that the auxiliary input (103) of the third pilot signal is connected to the first input p (162) of the control gate (16) and a second input (163) of the control gate (16) is connected to the second output (113) of the detection circuit (11) of the control evaluation unit (2000), the output (161) of the gate (16) is connected with a first input (184) of the distribution switching circuit (18), the second input (186) of which is connected to the output (191) of the switch set (19) for coarse manual frequency adjustment, and the third input (183) of the distribution switching circuit (18) is connected to the output (171) of the switch set (17) for fine manual frequency setting, the fourth input (185) is connected to the output (201) of the switch (20) for setting the automatic coarse frequency adjustment, automatic fine frequency adjustment and manual adjustment modes frequency circuits (3000) for synthesizer control (1000) are coupled to synthesizer (1000) such that the coarse frequency output (182) of the distribution switching circuit (18) is coupled to input (62) The coarse frequency change frequency divider (6) and the fine change frequency output (181) of the distribution switching circuit (18) are coupled to the fine frequency change frequency divider (5) input (53).