CN2788489Y

CN2788489Y - 嵌入式h.264网络视频服务器

Info

Publication number: CN2788489Y
Application number: CN 200520107490
Authority: CN
Inventors: 曹伟; 刘江
Original assignee: BEIJING JINGYEDA DIGITAL TECHNOLOGY Co Ltd
Current assignee: BEIJING JINGYEDA DIGITAL TECHNOLOGY Co Ltd
Priority date: 2005-05-27
Filing date: 2005-05-27
Publication date: 2006-06-14
Anticipated expiration: 2015-05-27

Abstract

本实用新型所述的嵌入式H.264网络视频服务器由两组DSP(数字信号处理器)模块互连组成，每个DSP模块分别连接信号采集接口电路、输出信号接口电路与外接接口电路；两组DSP模块共同均衡处理信号采集接口电路的信号后经输出信号接口电路与外接接口电路输出。可以对输入的视音频电子信号进行压缩处理，能达到对更高尺寸的图像进行全屏的H.264视频压缩和无失真的VGA压缩。

Description

嵌入式H.264网络视频服务器

技术领域

本实用新型涉及电子信号处理领域，尤其涉及一种对电子信号进行压缩处理的嵌入式H.264网络视频服务器。

背景技术

目前，在我国无论是幼儿、中、小学基础教育还是高等教育、成人教育等都在飞速发展。多媒体课堂教学、多媒体教室建设、数字监控/教学评估、主讲——听讲模式联网授课、网络教室、远程教学、电子图书馆等方面都会用到网络传输的设备。另外在数字监控、安防、多媒体教学、数字视音频直播的应用领域也会用到网络传输的设备。在应用过程中不可避免的都要涉及到视音频、音频、视频图形阵列VGA信号在网络中传输和处理的问题。

现有技术方法通常采用现成的软件压缩技术和插卡技术，利用现有的技术上比较容易实现的MPEG1/2/4(请给一个标准的解释)视音频压缩编码算法。而压缩的格式多为CIF(通用中间格式)，尺寸最大能达到352×288像素，如果要求更高质量的算法实现，比如H.264算法，甚至要求实现720×576像素的H.264算法，如果继续采用这种方案，目前只有使用多处理器的PC机来实现，这在成本上让广大消费者不能接受。

另一种方法是CPU+ASIC(专用集成电路)方式。该方案选择以CPU和专用媒体处理芯片搭建。优点是开发时间相对较短，但由于采用ASIC，灵活性较差，产品一旦定型，很难更改。

这就要求研制开发一种处理视音频电子信号的装置，可以对输入的视音频电子信号进行压缩处理，能达到对更高尺寸的图像进行全屏的视频压缩或无失真的压缩。

发明内容

鉴于上述现有技术所存在的问题，本实用新型的目的是提供一种嵌入式H.264网络视频服务器，可以对输入的视音频电子信号进行压缩处理，能达到对更高尺寸的图像进行全屏的视频压缩或无失真的压缩。

本实用新型的目的是通过以下技术方案实现的：

一种嵌入式H.264网络视频服务器，由两组数字信号处理DSP模块互连组成，每组DSP模块分别连接信号采集接口电路、输出信号接口电路与外接接口电路；两组DSP模块分别处理信号采集接口电路的信号后经输出信号接口电路与外接接口电路输出。

所述的DSP模块由DSP芯片、缓冲器、主机接口HPI通信模块、HPI模块组成；缓冲器直接连接本组的DSP芯片，HPI通信模块与缓冲器连接并回馈连接本组的DSP芯片；HPI模块直接连接本组的DSP芯片，并与另一组DSP模块DSP芯片的HPI通信模块相连。

所述的外接接口电路包括USB接口与串口，USB接口与串口连接于缓冲器，并回馈连接本组的DSP芯片。

所述的DSP模块还包括存储器；存储器可以为同步动态存储器SDRAM和/或闪存Flash；SDRAM与DSP芯片连接；Flash与缓冲器连接。

所述的DSP芯片还依次连接有物理层模块与网络口。

所述的信号采集接口电路包括模数转换器、两个视频解码器与音频编解器；模数转换器、两个视频解码器与音频编解器与DSP芯片相连；

所述的模数转换器采集RBG信号与H.V信号；或者，

所述的视频解码器采集视频输入Vidio IN信号；或者，

音频编解器采集音频输入Audio IN信号。

所述的模数转换器采用工作于双通道模式的模数转换器。

所述的输出信号接口电路包括视频编码器与音频编解器；视频编码器与音频编解器与DSP芯片相连；

所述的视频编码器输出视频输出Vidio OUT信号；或者，

所述的音频编解器输出音频输出Audio OUT信号。

所述的DSP模块还接有媒体控制模块，媒体控制模块与DSP芯片相连。

由以上技术方案可知本实用新型所述的嵌入式H.264网络视频服务器由两组DSP模块互连组成，每个DSP模块分别连接信号采集接口电路、输出信号接口电路与外接接口电路；两组DSP模块共同均衡处理信号采集接口电路的信号后经输出信号接口电路与外接接口电路输出。可以对输入的视音频电子信号进行压缩处理，能达到对更高尺寸的图像进行全屏的H.264视频压缩和无失真的VGA压缩。

附图说明

图1为现有技术所述嵌入式H.264网络视频服务器结构框图；

图2为现有技术所述嵌入式H.264网络视频服务器结构示意图。

具体实施方式

本实用新型所述的嵌入式H.264网络视频服务器，以DM642为核心，完成2路复合视频、1路VGA视频、2路音频的采集、压缩和传输以及音视频的回放。其具体实施方式如图1所示：由两组DSP(数字信号处理)模块互连组成，每个DSP模块分别连接信号采集接口电路、输出信号接口电路与外接接口电路；两组DSP模块分别处理信号采集接口电路的信号后经输出信号接口电路与外接接口电路输出。即当两组模块同时工作的时候，由于每组需要处理的数据量随着输入的信号的变化，比如复合视频以及VGA视频信号随着画面的动态变化，需要的计算量变化是很剧烈的，同时计算中间存储需求也是变化明显。因此，我们在设计的过程中，通过软件实时统计每组运行负荷，动态调整和分配每组资源需求，使在有限资源下，计算结果最优。

具体的结构如图2所示：所述的DSP模块由DSP芯片、缓冲器、HPI通信模块、HPI(主机接口)模块、SDRAM(同步动态存储器)和Flash(闪存)组成；SDRAM模块与缓冲器直接连接本组的DSP芯片，HPI通信模块与缓冲器连接并回馈连接本组的DSP芯片；HPI模块直接连接本组的DSP芯片，并与另一组DSP模块的DSP芯片相连。Flash与缓冲器连接。

外接接口电路包括USB模块与串口，USB模块与串口连接于缓冲器，并回馈连接本组的DSP芯片。DSP芯片还依次连接有物理层模块与网络口。经过DSP芯片压缩了的数据，采用网络与USB输出接口输出，做到实时传输。网络部分，由于DM642集成了MAC，很容易实现网络传输，而USB采用通过EMIF接口，把USB控制器作为存储器使用，当每次USB控制器完成数据后，通过中断启动DMA，DM642再通过EMIF传输码流。

所述的DSP芯片为TI公司的DM642。TI公司的DM642是一款专门面向多媒体应用的专用DSP。该DSP时钟高达600MHz，8个并行运算单元，处理能力达4800MIPS.。为了面向多媒体应用，还集成了3个可配置的VideoPort、面向音频应用的McASP、10/100Mb/s的EthernetMAC等外设。DSP直接访问内存会造成等待，浪费大量不必要的时钟周期。在设计中，从分利用DM642强大的DMA能力，在音视频数据采集时，通过硬件FIFO，直接将图像数据传输到SDRAM中，在传输得过程中，采用DMA方式，这样，不影响CPU的正常运行，同样，在CPU处理当前宏块数据时，将下一个宏块的数据通过DMA倒入片内内存，当处理完当前宏块的时候，下一个宏块的数据就已经准备好了，这样可以极大提高DSP的利用率。具体实现的时候对DMA启动的时机进行了仔细的考虑，在数据访问不冲突的情况下尽量提前。

另外，为了提供处理能力，采用双DSP结构，通过负载均衡技术，让2片DSP协同运行，每片DM642 HOST(主机)接口连接到另一片DM642EMIF接口，这样，两片DM642可以高速传输信息和数据。

DM642片内内存有限，DM642有256KB的片内内存，对于直接处理图像数据还是很有限的。视频算法至少要存储当前待编码帧数据和上一帧的重建帧数据，一帧YUV 4∶2∶0格式CIF图像的数据约有150KB，256KB内存对于CIF图像就不够了。因此，通过DM642EMIF接口，扩展了32MB的SDRAM，作为视频数据和程序得存放，但是对于DM642，数据如果放在板上的片外内存中，数据的处理速度会大大降低，这是因为DSP对片外数据的运算慢得多。我们采取的方案是对图像以宏块为单位处理，只将运算时该宏块需要的数据导入片内，其它数据留在片外，这样的数据量就足够放在片内了。

另外，通过DM642的EMIF(存储器扩展接口)接口，外扩了用于存储程序的FLASH，在电路上电复位时，DSP加载程序到SDRAM中，然后才从SDRAM开始执行程序。这样，加快程序运行。

采集的视频数据采用H.264算法进行实时压缩，VGA数据采用自定义算法进行实时压缩。压缩以后的数据通过网络接口、USB接口传输。

信号采集接口电路包括VGA模数转换器(A/D)、两个视频解码器与音频编解器；模数转换器、两个视频解码器与音频编解器与DSP芯片相连；VGA模数转换器采集RBG信号与H.V信号；视频解码器采集Vidio IN(视频输入)信号；音频编解器采集AudioIN(音频输入)信号。

本设计模数转换器采用AD9888作为VGA视频A/D变换，其与DSP的接口，通过CPLD(可编程逻辑器件)对AD9888时序运算，给出相应的控制信号给DSP视频口，在设计中，让AD9888工作于双通道模式，这样在每个时钟的上升和下降沿都作数据采集，从而使数据传输频率下降一半，这样减小EMI。复合视频采用ITU601标准格式，从而实现复合视频采集芯片与DSP零粘合。音频采用I2S格式，这样也利于与DSP零粘合，简化电路设计。

输出信号接口电路包括视频编码器与音频编解器；视频编码器与音频编解器与DSP芯片相连；视频编码器输出Vidio OUT(视频输出)信号；音频编解器输出Audio OUT(音频输出)信号。

DSP模块还接有媒体控制模块，媒体控制模块与DSP芯片相连

以上所述嵌入式H.264网络视频服务器，仅为本实用新型较佳的具体实施方式与有代表性的具体实施方式，同时所述嵌入式H.264网络视频服务器的结构也仅是有代表性的结构；但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书的保护范围为准。

Claims

1、一种嵌入式H.264网络视频服务器，其特征在于，由两组数字信号处理DSP模块互连组成，每组DSP模块分别连接信号采集接口电路、输出信号接口电路与外接接口电路；两组DSP模块分别处理信号采集接口电路的信号后经输出信号接口电路与外接接口电路输出。

2、根据权利要求1所述的嵌入式H.264网络视频服务器，其特征在于，所述的DSP模块由DSP芯片、缓冲器、主机接口HPI通信模块、HPI模块组成；缓冲器直接连接本组的DSP芯片，HPI通信模块与缓冲器连接并回馈连接本组的DSP芯片；HPI模块直接连接本组的DSP芯片，并与另一组DSP模块DSP芯片的HPI通信模块相连。

3、根据权利要求1或2所述的嵌入式H.264网络视频服务器，其特征在于，所述的外接接口电路包括USB接口与串口，USB接口与串口连接于缓冲器，并回馈连接本组的DSP芯片。

4、根据权利要求2所述的嵌入式H.264网络视频服务器，其特征在于，所述的DSP模块还包括存储器；存储器可以为同步动态存储器SDRAM和/或闪存Flash；SDRAM与DSP芯片连接；Flash与缓冲器连接。

5、根据权利要求2所述的嵌入式H.264网络视频服务器，其特征在于，所述的DSP芯片还依次连接有物理层模块与网络口。

6、根据权利要求1所述的嵌入式H.264网络视频服务器，其特征在于，所述的信号采集接口电路包括模数转换器、两个视频解码器与音频编解器；模数转换器、两个视频解码器与音频编解器与DSP芯片相连；所述的模数转换器采集RBG信号与H.V信号；或者，所述的视频解码器采集视频输入Vidio IN信号；或者，所述的音频编解器采集音频输入Audio IN信号。

7、根据权利要求6所述的嵌入式H.264网络视频服务器，其特征在于，所述的模数转换器采用工作于双通道模式的模数转换器。

8、根据权利要求1所述的嵌入式H.264网络视频服务器，其特征在于，所述的输出信号接口电路包括视频编码器与音频编解器；视频编码器与音频编解器与DSP芯片相连；

所述的视频编码器输出视频输出Vidio OUT信号；

或者，所述的音频编解器输出音频输出Audio OUT信号。

9、根据权利要求1所述的嵌入式H.264网络视频服务器，其特征在于，所述的DSP模块还接有媒体控制模块，媒体控制模块与DSP芯片相连。