CN2781438Y - 微处理器程序烧录控制电路 - Google Patents

Abstract

本实用新型公开了一种微处理器程序烧录控制电路，该控制电路包括一输入单元，该输入单元以一微处理器的输入信号接脚的输出电位作为输入信号；一延时电路单元，与所述输入单元相耦接；一控制单元，与所述延时电路单元相耦接，该控制单元同时与微处理器的程序烧录信号接脚和电子装置的系统电源相耦接；通过微处理器的输入信号接脚输出一控制信号至输入单元，并经由延时电路单元而传导至控制单元，该控制单元将输出控制信号，使微处理器的程序烧录信号接脚产生一开始程序烧录的信号而开始烧录程序，并同时使系统电源在上述程序烧录过程中保持稳定开放，具有结构简单并能有效可靠的实现控制微处理器的程序烧录的功效。

Description

微处理器程序烧录控制电路

技术领域

本实用新型涉及一种电子装置中微处理器的程序烧录的控制电路。

背景技术

在手机或PDA(个人数字助理)等电子装置中，当我们要更新微处理器的程序时，一般是将程序码烧录在电子装置相应的内存中，并且在烧录程序前，需要将微处理器的程序烧录信号接脚(reset pin)的输出电位置为低电位，即需要透过微处理器的外部电路来强迫将程序烧录信号接脚的输出电位置为低电位；但是，由于微处理器本身控制电子装置的系统电源，当强迫将程序烧录信号接脚的电位置低电位时，可能会引起微处理器本身工作不稳定，甚至导致微处理器中止工作并关闭电子装置的电源，从而使微处理器的程序烧录中止。

所以，有必要开发一种控制微处理器程序烧录的电路，该控制电必须具备以下功能：在程序烧录时，强迫将微处理器的程序烧录信号接脚的输出电位置为低电位的同时，并能强迫电子装置的系统电源呈导导通状态，以便于程序烧录的顺利进行。

发明内容

本实用新型的目的在于提出了一种微处理器的程序烧录控制电路，该电路结构简单，并且能够在在程序烧录时，强迫将微处理器的程序烧录信号接脚的输出电位置为低电位的同时，并能强迫电子装置的系统电源呈导通状态，从而避免已知技术中当将程序烧录信号接脚的电位置低电位时，可能会引起微处理器本身工作不稳定，甚至导致微处理器中止工作并关闭电子装置的电源，从而使微处理器的程序烧录中止的缺陷。

本实用新型的微处理器程序烧录控制电路是采用了如下技术方案来实现的：

本实用新型的控制电路包括：一输入单元，其输入端与微处理器的输入信号接脚连接，用以接收输入信号接脚输出之控制信号；一延时电路单元，其输入端与输入单元的输出端连接，用以延时该延时电路单元输入端所输入的信号；一控制单元，与所述延时电路单元相耦接，该控制单元同时与微处理器的程序烧录信号接脚和电子装置的系统电源相耦接；上述微处理器的输入信号接脚输出一控制信号该控制信号传导至输入单元，并经由延时电路单元而传导至控制单元，该控制单元将输出控制信号，使微处理器的程序烧录信号接脚产生一开始程序烧录的信号而开始程序烧录，并同时使系统电源在上述程序烧录过程中保持稳定开放。

由于采用了上述技术，本实用新型的控制电路结构简单，成本低廉并能有效的控制微处理器的程序烧录，克服了已知技术在微处理器进行程序码烧录中，当将程序烧录信号接脚的电位变为低电位而开始程序烧录时，而导致电子装置的系统电源被迫关闭，从而中止程序烧录的技术缺陷。

附图说明

图1为本实用新型的控制电路的功能方块示意图。

图2为本实用新型的控制电路的电路方块示意图。

具体实施方式

请参照图1所示，其为本实用新型的微处理器程序烧录控制电路的功能方块图。该控制电路包括一输入单元10、一延时电路单元20以及一控制单元30。

其中，输入单元10与微处理器上的一输入信号接脚410耦接，该输入单元10系用来将输入信号接脚410所输出之信号传送至延时电路单元20，另，该延时电路单元20并分别与输入单元10及控制单元30相连接，另外，控制单元30与微处理器的一程序烧录信号接脚420以及一电子装置的系统电源430相耦接；令微处理器的程序烧录时，通过微处理器的输入信号接脚410输出一控制信号至输入单元10，并经由延时电路单元20而传导至控制单元30，该控制单元30将输出控制信号至程序烧录信号接脚420，使微处理器的程序烧录信号接脚420接到该控制信号，而产生程序烧录的信号而开始程序烧录，并同时使系统电源430在上述程序烧录过程中保持稳定开放，如此即使系统电源430不会因为上述程序烧录而被迫关闭。

同时，请参照图2所示，其为本实用新型的微处理器程序烧录控制电路的电路方块示意图。

输入单元10包括一第一晶体管110，其为一NMOS晶体管，该第一晶体管110的栅极与微处理器的输入信号接脚410相连接，而源极接地，漏极与延时电路单元20相耦接。

所述输入信号接脚410为微处理器的一GPIO(General purpose inputoutput，通用输入输出接口)接脚。当电子装置的系统电源30打开时，该输入信号接脚410的输出电位由低电位变为高电位；而在需要烧录微处理器程序时，该输入信号接脚410的输出电位由高电位变为低电位，以作为本实用新型控制电路的控制信号。

同时，本实用新型控制电路的延时电路单元20包括一电容器210和一第一电阻220，该电容器210与第一电阻220相串接，且该第一电阻220的一端与第一晶体管110的漏极相连接的同时，与控制单元30相耦接，而该第一电阻220的另一端与电子装置的系统电源430连接。

上述延时电路单元20还包括一第一二极管230，其与第一电阻220并联连接，且该第一二极管230的负极亦与系统电源430相连接。当电子装置的系统电源430关闭时，存储于电容器210的电荷能够迅速经由该第一二极管230而反溃输入到系统电源430中。

其中，该延时电路单元20的延时时间由T＝RC决定，本实施例中，R1＝10M欧姆，C1＝1μf。

而该控制电路的控制单元30包括一第二晶体管310，该第二晶体管310为一NMOS晶体管，其栅极与第一晶体管110的漏极相连接，而该第二晶体管310的源极连接大地，漏极同时与第二、第三二极管350和360的负极相连接；而该第二二极管350的正极与微处理器的程序烧录信号接脚420相连接，且该该第二二极管350的正极还与一第二电阻330的一端相连接，而该第二电阻330的另一端与微处理器电源440相连接；上述第三二极管360的正极与一第三晶体管320的栅极相连接，该第三晶体管320为一PMOS晶体管，其漏极与系统电源430相连接，且其源极与微处理器电源440相连接；并且，该第三晶体管320的源极和栅极之间还连接有一第三电阻340，当有电流流过该第三电阻340时，该第三电阻340上引起的电压降能够使上述第三晶体管320导通。

上述第二电阻330的作用为：在微处理器的程序烧录信号接脚420与微处理器电源440之间起电气隔离的作用，使当第二二极管350导通时，避免微处理器电源440影响到程序烧录信号接脚420的输出电位，而使程序烧录信号接脚420的输出电位能够变为低电位。

本实用新型的控制电路控制微处理器程序烧录的工作原理如下：

当电子装置系统电源430打开后，此时，系统电源430输出一具有稳定电压的电源；而微处理器上的输入信号接脚410的输出电位由低电位变为高电位。在此过程中，第一晶体管110将导通；而系统电源430经由第一电阻220给电容器210充电，然后电容器210由于第一晶体管110导通而放电；由于第二晶体管310的栅极电压即为电容器210上的电压，而电容器210一直处于反复的充电、放电状态，使第二晶体管310的栅极电压不能满足其导通电压，故此时第二晶体管310不会导通；亦不会因为系统电源430打开而影响到微处理器的程序烧录信号接脚420的电位。

当需微处理器进行程序烧录时，此时，透过微处理器使输入信号接脚410的输出电位由高电位变为低电位，该输入信号接脚410的输出电位的变化来作为本实用新型控制电路的控制信号。

此时，由于输入信号接脚410的输出电位变为低电位，因此，第一晶体管110将不再导通；从而使电容器210充电后维持一定的电压水平后朝第二晶体管310放电，而使该第二晶体管310导通。

由于第二晶体管310导通，从而拉动(pull)连接其漏极的第二、第三二极管350和360而使之导通；当第二二极管350导通时，微处理器的程序烧录信号接脚420的电压为该第二二极管350正极的电压，即等于该第二二极管350与第二晶体管310导通而引起的共同电压降，故此时程序烧录信号接脚420的电位为低电位；同时，由于第三二极管360导通，故微处理器电源440经由第三电阻340而流过该第三二极管360，在第三电阻340两端引起的电压降而使第三晶体管320导通；由于该第三晶体管320导通，连接其漏极的电子装置的系统电源430将被强迫保持打开，从而克服了已知技术在微处理器进行程序码烧录中，当将程序烧录信号接脚420的电位变为低电位而开始程序烧录时，而导致电子装置的系统电源430被迫关闭，从而中止程序烧录的技术缺陷。

Claims (11)

1.一种微处理器程序烧录控制电路，用于控制电子装置中微处理器的程序烧录，其特征在于该控制电路包括：

一输入单元，以一微处理器的输入信号接脚的输出电位作为输入信号；

一延时电路单元，与所述输入单元相耦接；

一控制单元，与所述延时电路单元相耦接，该控制单元同时与微处理器的程序烧录信号接脚和电子装置的系统电源相耦接，用以控制程序烧录信号接脚输出为低电位而开始程序烧录时，使电子装置的系统电源呈导通状态；

上述微处理器的输入信号接脚输入一控制信号，该控制信号传导至输入单元，并经由延时电路单元而传导至控制单元，该控制单元将输出控制信号，使微处理器的程序烧录信号接脚产生一开始程序烧录的信号而开始程序烧录，并同时使系统电源在上述程序烧录过程中保持稳定开放。

2.如权利要求1所述微处理器程序烧录控制电路，其特征在于，所述输入单元包括一第一晶体管，其栅极与微处理器的输入信号接脚相连接，而源极接地，漏极与延时电路单元相耦接。

3.如权利要求2所述微处理器程序烧录控制电路，其特征在于，所述第一晶体管为一NMOS晶体管。

4.如权利要求1所述微处理器程序烧录控制电路，其特征在于，所述延时电路单元包括一电容器和一第一电阻，且该电容器与第一电阻相串接。

5.如权利要求4所述微处理器程序烧录控制电路，其特征在于，第一电阻的一端同时与第一晶体管的漏极和控制单元相耦接，而另一端与电子装置的系统电源相连接。

6.如权利要求1所述微处理器程序烧录控制电路，其特征在于，所述控制单元包括一第二晶体管，其栅极与第一晶体管的漏极相连接。

7.如权利要求1或6所述微处理器程序烧录控制电路，其特征在于，控制单元还包括一第二、第三二极管，其负极皆与漏极相连接，而第二二极管的正极同时与程序烧录信号接脚和第二电阻相连接。

8.如权利要求6所述微处理器程序烧录控制电路，其特征在于，所述第二晶体管为一NMOS晶体管。

9.如权利要求1或6所述微处理器程序烧录控制电路，其特征在于，控制单元包括一第三晶体管，其栅极与所述第三二极管的正极相连接，其漏极与系统电源相连接，而其源极与微处理器电源相连接。

10.如权利要求9所述微处理器程序烧录控制电路，其特征在于，所述第三晶体管为一PMOS晶体管。

11.如权利要求9所述微处理器程序烧录控制电路，其特征在于，所述控制单元还包括一第三电阻，其两端分别连接所述第三晶体管的栅极和源极。

Images