CN2681220Y

CN2681220Y - 用于嵌入式系统的系统启动和测试板

Info

Publication number: CN2681220Y
Application number: CN 200420019698
Authority: CN
Inventors: 罗巧蓉; 秦飞虎
Original assignee: Shanghai Huanda Computer Technology Co Ltd
Current assignee: Huanda Computer Shanghai Co Ltd; Shanghai Huanda Computer Technology Co Ltd
Priority date: 2004-01-19
Filing date: 2004-01-19
Publication date: 2005-02-23
Anticipated expiration: 2014-01-19

Abstract

本实用新型公开了一种用于嵌入式系统的系统启动和测试板，其包括和上位机进行通信的并行接口、和下位机进行通信的系统接口、FLASH存储器和SRAM存储器，其特征是，还包括CPLD，所述并行接口、系统接口、FLASH存储器和SRAM存储器均和所述CPLD相连。该系统启动和测试板可在嵌入式系统(即下位机)的处理器出现死机的情况时维持上位机与FLASH以及SRAM存储器之间的通信。该板还使用了一可编程的转接口来烧写FLASH，通过该转接口的插拔来代替对FLASH芯片的直接插拔，从而避免FLASH芯片引脚在多次插拔后损坏的情况发生。

Description

用于嵌入式系统的系统启动和测试板

技术领域

本实用新型涉及嵌入式系统的系统启动和测试板。

背景技术

本实用新型主要是用于嵌入式系统，目前市面上较流行的嵌入式处理器(以下也称为下位机)Intel IOP80321(主要应用于Network storage)和IntelPXA250(应用于Digit TV，Smart phone)都是高性能的处理器，都集成有标准串口，在这些处理器的调试阶段，上位机和处理器进行通信，这在使用Windows操作系统的处理器中可通过Desktop上的超级终端来实现，以人机交互实现对嵌入式处理器的控制及系统板状态检测。其基本原理图如图1所示，上位机100连接到处理器主板102(即下位机)上的串行通信接口104，并使用上位机100上的超级终端来实现其与处理器主板102的通信。在处理器主板102上，包括有CPU 106(即下位机的中央处理器)，SRAM存储器108、FLASH存储器110和串行通信接口104，但是SRAM存储器108和FLASH存储器110要通过CPU 106才能与串行通信接口104相连，并通过串行通信接口104实现与上位机的通信。

这种处理方式大大加快了嵌入式系统的开发进度，在就其策略和理论上的分析而言，是很不错的。但在，在开发过程中，常遇到这样的一些实际问题：

(1)上位机100与处理器板102(即下位机)的通讯是建立在CPU 106正常工作的基础上的，一旦CPU 106出现死机，则上位机100无法控制下位机，更无法获取处理器板102的状态信息，特别是内存运行状态，即SRAM存储器108和FLASH存储器110在CPU 106死机时无法和上位机100建立正常的通信。因此，很需要设计一种设备来检测系统运行状态能在CPU出现死机时保持SRAM存储器108和FLASH存储器110与上位机100之间的正常通信。

(2)在开发阶段，一般都需要反复修改完善code。这就要求不断的烧录ROM/FLASH。通常有两种方式：其一，CPU带有支持系统可编程的JEDEC端口，其二，在图1中的FLASH存储器110处装一socket。前者JEDEC公司正在大力推出，需要其公司的硬软体支持，一般在大批量生成时会用到；后者多用在开发阶段，但它也引出另外一些问题：为节约成本，市面上的FLASH常用TSOP(thinsmall out_line package)封装。其脆弱的引脚更本经不起多次在socket间插拔，常常引发在FLASH与socket间接触不良的故障。并且，不同的系统板要求的FLASH接口可能不同，如ISA_LIKE，LPC；或者是系统升级，如code不断改进从1兆大小变到2兆，甚至更大，原来在节约成本下选用的FLASH可能不够用。与此类似的还有一种情况就是，不同厂商选用不同的FLASH，如Intel，AMD。但是，注意到无论何种FLASH，其引脚的数目和尺寸都是相同的。于是，就可以通过使用一种具有灵活的可编程接口并能同时兼容常用厂商不同容量的FLASH来解决上述的问题。

发明内容

本发明的一个目的是提供一种用于嵌入式系统的系统启动和测试板，能在下位机的处理器出现死机等异常情况时保证SRAM存储器和FLASH存储器与上位机之间的通信。

本发明的另一个目的是提供一种用于嵌入式系统的系统启动和测试板，其具有一种可编程的转接口，可将FLASH通过该转接口与嵌入式系统主板相连，用该转接口的插拔来替代直接对FLASH的插拔。

为了达到上述目的，本实用新型使用如下技术方案：

一种用于嵌入式系统的系统启动和测试板，其包括和上位机进行通信的并行接口、和下位机进行通信的系统接口、FLASH存储器和SRAM存储器，其特征是，还包括CPLD，所述并行接口、系统接口、FLASH存储器和SRAM存储器均和所述CPLD相连。

按照本实用新型的一实施例，所述上位机通过所述CPLD实现与所述下位机及与所述FLASH存储器和SRAM存储器的通信，并可通过所述CPLD在与下位机及与所述FLASH存储器和SRAM存储器的通信之间进行切换；且所述下位机通过所述CPLD实现与所述上位机及与所述FLASH存储器和SRAM存储器的通信，并可通过所述CPLD在与上位机及与所述FLASH存储器和SRAM存储器的通信之间进行切换。

按照本实用新型的一实施例，所述FLASH存储器与所述SRAM存储器通过所述CPLD建立地址映射。所述上位机通过所述并行接口将所述下位机的启动程序烧录到所述FLASH存储器中，所述下位机从所述FLSAH存储器中读取所述启动程序并启动。所述上位机还通过所述并行接口将所述下位机的启动程序烧录到所述SRAM存储器中，所述下位机从所述SRAM存储器中读取所述启动程序并启动。

按照本实用新型的一实施例，所述FLASH存储器是通过一可编程转接口连接到所述板上的。所述可编程转接口包括FLASH存储器接口和主板接口，所述FLASH存储器芯片直接焊接在所述转接口上，且所述FLASH存储器芯片管脚与所述FLASH存储器接口管脚一一对应，所述主板接口连接所述系统启动和测试板。所述系统接口也可以放置在所述可编程转接口上，所述下位机连接到所述系统接口，所述系统接口和所述主板接口相连以通过所述主板接口来实现下位机与所述系统启动与测试板的相连。

本实用新型的系统启动和测试板还可包括显示装置，显示该板的相应信息。所述显示装置可为LED显示装置。

使用了上述技术方案，本实用新型的系统启动和测试板可在嵌入式系统(即下位机)的处理器出现死机的情况时维持上位机与FLASH以及SRAM存储器之间的通信。该板还使用了一可编程的转接口来烧写FLASH，通过该转接口的插拔来代替对FLASH芯片的直接插拔，从而避免FLASH芯片引脚在多次插拔后损坏的情况发生。

附图说明

图1是现有技术中使用的嵌入式系统与上位机的结构框图；

图2是使用本实用新型的系统启动和测试板后，上位机与嵌入式系统的结构框图。

图3是本实用新型的可编程转接口的结构示意图。

具体实施方式

下面结合实施例和附图来进一步说明本实用新型的技术方案。

图2是使用本实用新型的系统启动和测试板后，上位机与嵌入式系统的结构框图。如图所示，在系统启动和测试板200上，包括与上位机100进行通信的并行接口202，与下位机进行通信的系统接口204，并行接口202与系统接口204之间通过CPLD 206相连，同时，该板200上还包括FLASH存储器208和SRAM存储器210。将图2所示的系统与图1所示的系统相比较可以发现，原先集成在下位机的主板102上的FLASH和SRAM现在被从下位机主板上分离出来，放置在板200上。这样，FLASH存储器208和SRAM处理器210就可以不必同过下位机处理器而建立与上位机100的通信，因为，现在的FLASH存储器208和SRAM处理器210和连接下位机的系统接口204处于同等的地位，它们都可以通过CPLD 206独立地建立与上位机100的通信。因此，就解决了下位机死机时上位机无法继续控制FLASH和SRAM的问题。

如权利要求1所述的系统启动和测试板，其特征在于，

该实施例中，CPLD 206使用的是isp2192芯片，由于CPLD的各个引脚都是可以自由定义的，因此，可以通过CPLD 206实现地址映射的功能，从而实现上位机100、下位机、以及存储器(包括FLASH和SRAM)之间的互相通信。即，上位机100通过CPLD 206实现与下位机及与FLASH存储器208和SRAM存储器210的通信，并可通过CPLD 206在与下位机及与FLASH存储器208和SRAM存储器210的通信之间进行切换；下位机通过CPLD 206实现与上位机100及与FLASH存储器208和SRAM存储器210的通信，并可通过CPLD 206在与上位机100及与FLASH存储器208和SRAM存储器210的通信之间进行切换。并且，通过CPLD 206还可以建立FLASH存储器208和SRAM存储器210之间的地址映射。

由于CPLD 206的上述特性，通过使用本实用新型的系统启动和测试板200，上位机100可以将下位机的启动程序烧录到FLASH存储器208中，在下位机需要重新启动时，由CPLD 206通过地址映射建立下位机和FLASH存储器208之间的通信(实际上是建立FLSAH存储器208和系统接口204之间的地址映射关系)。或者，上位机也可以将启动程序烧录到SRAM存储器210中，由下位机从SRAM存储器210中读取启动程序来启动，因为SRAM的速度比FLASH要快的多(FLASH为70-200ns，而SRAM为2-15ns)，就能够大大地提高下位机的启动速度。该实施例中所使用的CPLD 206芯片为isp2192，其可以支持4-32位的数据宽度和最大32位的地址宽度，因此通过该芯片可实现相当大容量的地址映射。

该实施例中，使用的FLASH存储器为2M容量，SRAM存储器为6M容量。但是在实际的应用中，2M的FLASH可能会显得较小，不同应用中对于FLASH存储器的容量要求是不同的，为了便于更换，本实用新型上的FLASH存储器208是通过一可编程转接口连接到板200上的。如图3所示的该转接口300的结构示意图，该转接口具有FLASH存储器接口302和主板接口304，FLASH存储器208连接在FLASH存储器接口302上，即FLASH存储器芯片直接焊接在转接口304的底板上，且FLASH存储器芯片管脚与FLASH存储器接口302管脚一一对应，主板接口304与系统启动和测试板200相连，通过主板接口304实现与上位机的通信。由于这种转接口300的结构简单，成本也相当低，因此可以为每一块FLASH存储器208配备一块转接口300，这样，在更换FLASH存储器208时就能避免对于FLASH的直接插拔而损坏其脆弱的引脚的情况，相对而言，对转接口300上的主板接口304的插拔要容易并且安全地多。

如图3所示的实施例，在该转接口300上，包括了系统接口204，也就是说，下位机通过系统接口204连接到该转接口300上，系统接口204与主板接口304相连，下位机这样就通过主板接口304连接到系统启动与测试板200上。其效果和直接使用板200上的系统接口204是一样的。

再回到图2，该实施例中，系统启动和测试板200上还包括显示装置212，显示该板的相应信息，其可以是七段数码管的LED，用以显示板的工作状态。例如可以实现定义一组故障或状态码，分别对应某种特定的状态或者是故障，在板200工作时，实时显示相应的代码以反映板200的工作状态。

上述实施例是提供给熟悉本领域内的人员来实现或使用本实用新型的，熟悉本领域的人员可在不脱离本实用新型的发明思想的情况下，对上述实施例做出种种修改或变化，因而本实用新型的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims

1.一种用于嵌入式系统的系统启动和测试板，其包括和上位机进行通信的并行接口、和下位机进行通信的系统接口、FLASH存储器和SRAM存储器，其特征在于，

还包括CPLD，所述并行接口、系统接口、FLASH存储器和SRAM存储器均和所述CPLD相连。

2.如权利要求1所述的系统启动和测试板，其特征在于，所述上位机通过所述CPLD实现与所述下位机及与所述FLASH存储器和SRAM存储器的通信，并可通过所述CPLD在与下位机及与所述FLASH存储器和SRAM存储器的通信之间进行切换；

所述下位机通过所述CPLD实现与所述上位机及与所述FLASH存储器和SRAM存储器的通信，并可通过所述CPLD在与上位机及与所述FLASH存储器和SRAM存储器的通信之间进行切换。

3.如权利要求2所述的系统启动和测试板，其特征在于，所述FLASH存储器与所述SRAM存储器通过所述CPLD建立地址映射。

4.如权利要求3所述的系统启动和测试板，其特征在于，所述上位机通过所述并行接口将所述下位机的启动程序烧录到所述FLASH存储器中，所述下位机从所述FLSAH存储器中读取所述启动程序并启动。

5.如权利要求4所述的系统启动和测试板，其特征在于，所述上位机还通过所述并行接口将所述下位机的启动程序烧录到所述SRAM存储器中，所述下位机从所述SRAM存储器中读取所述启动程序并启动。

6.如权利要求1至5中任一项所述的系统启动和测试板，其特征在于，所述FLASH存储器是通过一可编程转接口连接到所述板上的。

7.如权利要求6所述的系统启动和测试板，其特征在于，所述可编程转接口包括FLASH存储器接口和主板接口，所述FLASH存储器芯片直接焊接在所述转接口上，且所述FLASH存储器芯片管脚与所述FLASH存储器接口管脚一一对应，所述主板接口连接所述系统启动和测试板。

8.如权利要求7所述的系统启动和测试板，其特征在于，所述系统接口也可以放置在所述可编程转接口上，所述下位机连接到所述系统接口，所述系统接口和所述主板接口相连以通过所述主板接口来实现下位机与所述系统启动与测试板的相连。

9.如权利要求1所述的系统启动和测试板，其特征在于，还包括显示装置，显示该板的相应信息。

10.如权利要求9所述的系统启动和测试板，其特征在于，所述显示装置为LED显示装置。