CN2674492Y

CN2674492Y - 数控系统的位置检测四倍频辨向电路

Info

Publication number: CN2674492Y
Application number: CN 200320108161
Authority: CN
Inventors: 林万强; 俞亮
Original assignee: Shanghai Capital Numerical Control Co ltd
Current assignee: Shanghai Capital Numerical Control Co ltd
Priority date: 2003-11-19
Filing date: 2003-11-19
Publication date: 2005-01-26
Anticipated expiration: 2013-11-19

Abstract

一种四倍频辨向电路，设置有触发器D1～D4、异或门XOR1～4、与门AND1～2、与非门NAND1～2，触发器D1～D4的c端互联且和与门AND1～2的b端以及与非门NAND1～2的c端相连，触发器D1的q端与异或门XOR1的a端及触发器D2的d端相连，触发器D2的q端与异或门XOR1～2的b端相连，触发器D3的q端与异或门XOR2～3的a端相连且与触发器D4的d端相连，触发器D4的q端与异或门XOR3的b端相连，异或门XOR1～2的c端与对应的与门AND1～2的a端相连，与门AND1～2的c端与异或门XOR4的a、b端相连，异或门XOR4和XOR2的c端与非门NAND1～2的a、b端相连。本实用新型解决现有电路因电阻电容老化引起的脉冲宽度稳定性和可靠性差、干扰大的技术问题，其是解决集成化、缩小面积和干扰面的技术问题。

Description

数控系统的位置检测四倍频辨向电路

技术领域：

本实用新型是关于数控系统的电路，特别是关于数控系统中机械位置检测的辨向电路。

背景技术：

数控系统是利用数字化的信息对设备的运行和加工过程进行控制的专用计算机，目前已广泛地运用于各领域，其中最典型的例子为数控机床。为了要实现对机床的控制，需要对刀具和工件相对运动的描述制定几何信息，对进给速度、主轴转速、主轴正反转、换刀、冷却液的开关等工艺参数的描述制定工艺信息，然后将这些信息按一定格式形成加工文件(即数控加工程序)，数控系统将该文件读入后，通过对其译码、计算处理后发出指令信息给各执行机构，从而使机床动作和加工零件。在数控系统按加工程序执行过程中，同时接受各执行机构的运行状态的反馈信息进行计算处理，对具体的参数进行修正。光电编码器就是一种通过光电转换将运动机构(如电动机)的输出轴的机械几何位移量转换成脉冲或数字量进行反馈的传感器，通常光电编码器与交流伺服电机同轴安装，光电编码器随电机一起旋转，产生与转速成正比的A、B两相相隔90°电脉冲角的正交编码脉冲，该A、B相脉冲需经过一个四倍频辨向电路细分后产生一个四倍频脉冲信号输入数控系统中，方能提高位置反馈精度和获取电机的转动方向。目前数控系统采用的是如图1所示的由电阻R1和R2、电容C1和C2以及门电路V1A、V1B、V2A、V2B、V2C、V2D组成的四倍频辨向电路，该四倍频辨向电路主要利用由电阻R1和R2、电容C1和C2组成的RC充放电回路取出一个周期内A、B相两路脉冲的四个边沿信号，脉冲宽度由RC回路充放电时间控制。一旦电阻R1和R2、电容C1和C2老化引起RC回路参数变化，就将导致脉冲宽度发生变化，不能产生具有稳定宽度的脉冲。此外，由于电路中存在电容，极易受到外部干扰，以及线路中杂散电容的干扰。故电路的稳定性、可靠性较差、不理想。还有即是上述现有的四倍频辨向电路采用的都是一些分立元器件组成，使占有印刷线路板的面积较大，同时也扩大了受干扰的面积。

发明内容：

本实用新型的目的是提供一种四倍频辨向电路，解决现有电路因电阻电容老化引起的脉冲宽度稳定性和可靠性差、干扰大的技术问题，其次是解决集成化、缩小面积和干扰面的技术问题。

本实用新型解决上述技术问题的技术方案如下：

一种数控系统的位置检测四倍频辨向电路，其特征在于：设置有D型触发器D1～D4、二输入异或门XOR1～4、二输入与门AND1～2、三输入与非门NAND1～2，其中触发器D1～D4的c端分别互联且和与门AND1～2的b端以及与非门NAND1～2的c端相连，触发器D1的q端分别与异或门XOR1的a端及触发器D2的d端相连，触发器D2的q端分别与异或门XOR1～2的b端相连，触发器D3的q端分别与异或门XOR2～3的a端相连且与触发器D4的d端相连，触发器D4的q端与异或门XOR3的b端相连，异或门XOR1～2的c端分别与对应的与门AND1～2的a端相连，与门AND1～2的c端分别与异或门XOR4的a、b端相连，异或门XOR4和XOR2的c端分别和与非门NAND1～2的a、b端相连。

上述的四倍频辨向电路，其特征在于：在触发器D1～4的c端与与门AND1～2的b端之间还设置有反相器INV1；在异或门XOR2的c端和与非门NAND1的b端还设置有反相器INV2。

上述的四倍频辨向电路，其特征在于：可将该电路设计在ISPLSI1032E-70LJ型号的复杂可编程逻辑器件CPLD上，该CPLD的54、55号脚分别与光电编码器的A、B相输出相接，12号脚与时钟CLK信号输出相接。

上述的四倍频辨向电路，其特征在于：可将该电路设计在XC2S30-5PQ208C型号的现场可编程门阵列FPGA上。

上述的四倍频辨向电路，其特征在于：可将该电路设计在任何其速度、容量符合要求的现场可编程门阵列FPGA与复杂可编程逻辑器件CPLD上。

本实用新型具有下述优点：

1.稳定性好。由于没有RC充放电回路，不会受电阻、电容老化造成脉冲宽度的不稳定变化。

2.抗干扰性。设有电容元器件，不受外部干扰及线路中杂散电容的干扰。

3.精度高。由于引入时钟相周期脉冲，提高了输出精度。

4.体积小。特别是将整个电路方便地设置在现有的各种型号的现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD中，仅占用它们的极小部分，其余绝大部分作为数控系统其它用途；例如设置在ISPLSI1032E-70LJ型号的复杂可编程逻辑器件CPLD中的本实用新型仅占用了其84个引脚中的3个脚。

附图说明：

图1是现有四倍频辨向电路结构示意图。

图2是本实用新型的电路结构示意图。

图3是A相超前B相90°电脉冲角时本实用新型电路时序示意图。

图4是B相超前A相90°电脉冲角时本实用新型电路时序示意图。

具体实施方式：

请参阅图2所示，本实用新型设置有四个D型触发器D1～4、四个二输入异或门XOR1～4、二个二输入与门AND1～2、二个三输入与非门NAND1～2。触发器D1的d端与光电编码器的A相脉冲输出相连，其q端分别与二输入异或门XOR1的一个输入端a及触发器D2的d端相连。触发器D2的q端分别与二输入异或门XOR1～2的一个输入端b相连。触发器D3的d端与光电编码器的B相脉冲输出相连，其q端分别与二输入异或门XOR2～3的一个输入端a以及触发器D4的d端相连。触发器D4的q端与二输入异或门XOR3的一个输入端b连接。触发器D1～4的c端共同作为时钟CLK脉冲的输入端，并分别与二输入与门AND1～2的一个输入端b相连和三输入与非门NAND1～2的一个输入端c相连，在其间还可设置有反相器INV1。二输入异或门XOR1、3的输出端c各自与对应的二输入与门AND1～2的一个输入端a相连，二输入与门AND1～2的输出端c分别与二输入异或门XOR4的二个输入端a、b对应连接。二输入异或门XOR2、4的输出端c分别与三输入与非门NAND1～2相对应的输入端b、a连接；在异或门XOR2与三输入与非门NAND1之间还可设置有反相器1NV2。

当光电编码器两相相隔90°电脉冲角的正交编码脉冲A、B分别输入触发器D1和D3的d端后，图1中C～L各处的脉冲波形表示在图3、4上，其中经异或门XOR1和XOR2输出的E、H波形即为在A、B脉冲一个周期中产生了四个脉冲，然后这二路脉冲分别通过与门AND1～2和时钟CLK周期脉冲相与后使脉冲宽度变为半个时钟周期的脉冲(见图3、4中的L波形)。触发器D2、D3的q端输出经异或门XOR2产生一个正、反向脉冲输出控制信号(见图3、4中的K波形)，当A相脉冲超前B相脉冲时，异或门XOR4输出的脉冲由与非门NAND1输出作为正转脉冲UP，而与非门NAND2无脉冲输出；当B相脉冲起前A相脉冲时，与非门NAND1无输出，而与非门NAND2则输出反转脉冲DW。由此则完成了四倍频辨向任务。

本实用新型可以设置在任何公司生产的现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)中，它们都属于现场可编程逻辑器件(FPLD)，只要该FPGA或CPLD在速度和容量上符合要求。这样可以大大缩小本实用新型的占地空间。例如将本实用新型设计在由Lattice公司生产的型号为ISPLSI1032E-70LJ的复杂可编程逻辑器件CPLD中，在其84个引脚中，本实用新型仅占用了3个脚，即54号脚连接光电编码器A相输出，55号脚连接光电编码器B相输出，12号脚连接时钟CLK输出。本实用新型的正转脉冲UP和反转脉冲DW则在ISPLSI1032E-70LJ复杂可编程逻辑器件内部送到十六位可逆计数器进行计数后再送至数控系统的中央微处理器(CPU)。同样也可以设计在由Xilinx公司生产的XC2S30-5PQ208C型号的现场可编程门阵列中。

Claims

1、一种数控系统的位置检测四倍频辨向电路，其特征在于：设置有D型触发器D1～D4、二输入异或门XOR1～4、二输入与门AND1～2、三输入与非门NAND1～2，其中触发器D1～D4的c端分别互联且和与门AND1～2的b端以及与非门NAND1～2的c端相连，触发器D1的q端分别与异或门XOR1的a端及触发器D2的d端相连，触发器D2的q端分别与异或门XOR1～2的b端相连，触发器D3的q端分别与异或门XOR2～3的a端相连且与触发器D4的d端相连，触发器D4的q端与异或门XOR3的b端相连，异或门XOR1～2的c端分别与对应的与门AND1～2的a端相连，与门AND1～2的c端分别与异或门XOR4的a、b端相连，异或门XOR4和XOR2的c端分别和与非门NAND1～2的a、b端相连。

2、根据权利要求1所述的四倍频辨向电路，其特征在于：在触发器D1～4的c端与与门AND1～2的b端之间还设置有反相器INV1；在异或门XOR2的c端和与非门NAND1的b端还设置有反相器INV2。

3、根据权利要求1或2所述的四倍频辨向电路，其特征在于：可将该电路设计在ISPLSI1032E-70LJ型号的复杂可编程逻辑器件CPLD上，该CPLD的54、55号脚分别与光电编码器的A、B相输出相接，12号脚与时钟CLK信号输出相接。

4、根据权利要求1或2所述的四倍频辨向电路，其特征在于：可将该电路设计在XC2S30-5PQ208C型号的现场可编程门阵列FPGA上。

5、根据权利要求1或2所述的四倍频辨向电路，其特征在于：可将该电路设计在任何其速度、容量符合要求的现场可编程门阵列FPGA与复杂可编程逻辑器件CPLD上。