CN2612025Y - 显示器图像信号的查找表Gamma校正电路 - Google Patents

Abstract

一种显示器图像信号的查找表Gamma校正电路，属于显示器技术。它至少包括由与门和D触发器组成的逻辑处理电路，与上述电路输出端及复位、数据[7：0]、时钟信号端连接的数据转换模块，与数据转换模块的输出端及en、r[7：0](或g[7：0]、b[7：0])、时钟信号端连接的查找表模块，输出经Gamma校正后的10位r、g、b信号。查找表模块为256×10位存储器。数据转换模块至少包括将输入的8位数据暂存的寄存器、4组10位数据的计数器和寻址器。它结构简单，功耗小、速度快、工艺性好，尤其可以提高对于颜色深度的控制，避免灰度级的损失，有利于对比度、亮度的调整，可明显改善图像质量。可广泛应用于电视、电脑用各种显示器的图像处理中。

Description

显示器图像信号的查找表Gamma校正电路

                         技术领域

本实用新型属于显示器技术领域，更具体地说涉及用于电视、电脑等装置的显示器图像信号的校正电路的改进。

                         背景技术

用于电视、电脑等的显示器的图像亮度响应与输入信号(电压)之间是非线性关系：L＝E^γ。因此，在输入信号驱动显示器之前，必须将输入信号进行预处理。Gamma校正就是为再现正确的亮度响应对这种非线性响应采取的补偿措施，其校正函数为幂指数形式： $L=E^{\frac{1}{\mathrm{\γ}}}.$ 校正后恢复正确的线性关系。Gamma校正电路是所有显示器正常工作不可缺少的重要部件。

但是，已有的Gamma校正电路结构相当复杂。因此，对于电路资源的占有过大，工艺性差，功耗大，速度慢，效率低。另外，已往的Gamma校正电路大都为8位或更低位的校正，致使图像亮暗处灰度级的损失增大，对图像对比度、亮度的调整和dither(消除抖动)处理也有不利影响。

本实用新型的目的，就在于克服上述缺点和不足，提供一种结构简单，功耗小、速度快、工艺性好，尤其可以提高对于颜色深度的控制，避免图像亮暗处灰度级的损失，能明显改善图像质量的显示器图像信号的查找表Gamma校正电路。

                         发明内容

为了达到上述目的，本实用新型至少包括与data-ready(读数据)、r-state(r状态)、b-state(b状态)、g-state(g状态)、pclk(时钟)信号端连接的由与门和D触发器组成的逻辑处理电路，与逻辑处理电路的输出端及nreset(复位)、data(数据)[7:0]、pclk信号端连接的数据转换模块，与数据转换模块的输出端及en、r[7:0](或g[7:0]、b[7:0])、pclk信号端连接的查找表模块。查找表模块为256×10位存储器，最后输出经Gamma校正后的10位r、g、b信号。查找表模块的[9:0]输出端和pclk信号还可连接着D触发器。D触发器最后输出经Gamma校正后的10位r、g、b信号。

传统的8位校正处理采用newR(新R)＝R^γ×255，本实用新型采用的则是newR＝R^γ×1023。上述r-state、b-state、g-state分别代表三基色当时的数据状态。本电路的逻辑处理电路将它们分别取主要的(leading-one)，产生控制信号r-w、g-w、b-w，然后相与，生成rgb-w，用它来控制indata(数据转换)模块的工作。Nreset是复位信号，电路中采用在nreset的下降沿异步复位。Pclk是时钟信号，电路中采用在时钟的上升沿触发。

本电路主要包括两个模块：数据转换模块和查找表模块(Look-Up-TableLUT)亦即r-gamma-lut、g-gamma-lut、b-gamma-lut模块。R-out[9:0]可从r-gamma-lut查表得到，即Gamma校正后的输出。G-out[9:0]、B-out[9:0]亦然。

数据转换模块至少包括将I²C总线输入的8位数据暂存的寄存器，与暂存器连接在依次输入的4个8位数据的最低位分别加上暂存在寄存器中的8位数的7～6位、5～4位、3～2位、1～0位组成4组10位数据的计数器，与计数器连接的寻址器。寻址器控制产生转换后的10位数据流的相应地址。

数据转换模块为专门设计的8位数据转10位的功能模块。其实现的主要功能是将I²C写Gamma表时传输来的8bit数据转换成10位的Gamma表数据，以便于将其写入10位的RAM(查找表模块)中。具体的实现是将I²C输入的第一个8位数据先暂存在寄存器中，在随后依次输入的4个8位数据的最低位分别加上暂存在寄存器中的8位数的7～6位、5～4位、3～2位和1～0位，组成4组10位数据。这4组10位数据就是将要写入Gamma表中的数据，即data-out[9:0]。由于在数据转换过程中每隔5个为一个周期，所以在电路中设计了一个以5为周期的计数器，由它控制产生转换后的10位数据流的相应地址addr[7:0]。如此就将I²C输入的320个8位数据data[7:0]组合成256个10位数据data-out[9:0]，并产生了相应的256个地址，用来写入r-gamma-lut模块。

R-gamma-lut模块为256×10的存储器，用来存储转换后的10位gamma表数据，也就是gamma校正中的查找表。它是用Xilinx的工具软件ISE4的core generator产生并嵌入到电路中的。RAM的地址为0～256，写表的时候按照地址递增顺序写入。因为R、G、B信号的位宽刚好是8位，在查表时就以R、G、B信号的值作为地址从LUT中查出相应的10位值，这就是gamma校正后的10位新的newR，即r-out。从而完成了数字图像的10位gamma校正功能。同理可得到newG、newB。

本实用新型的任务就是这样完成的。

本实用新型结构简单，功耗小、速度快、工艺性好，尤其可以大大提高显示器对于颜色深度的控制，避免图像亮暗处灰度级的损失，有利于对比度、亮度的调整和dither处理，明显改善图像质量。它可广泛应用于电视机、电脑、监控器等装置使用的各种显示器的图像处理中。

                         附图说明

图1为本实用新型的电路结构原理图。

图2为数据转换模块的电路图。

图3为显示器的原始亮度曲线图。

图4为gamma校正曲线图。

图5为经gamma校正后的曲线图。

                       具体实施方式

实施例1.一种显示器图像信号的查找表Gamma校正电路，见图1。为简化，图中只画出了r-out[9:0]的一种情况。它至少包括与data-ready(读数据)、r-state(r状态)、b-state(b状态)、g-state(g状态)、pclk(时钟)信号端连接的由与门和D触发器组成的逻辑处理电路1，与逻辑处理电路1的输出端及nreset(复位)、data(数据)[7:0]、pclk信号端连接的数据转换模块2，与数据转换模块2的输出端及en、r[7:0](或g[7:0]、b[7:0])、pclk信号端连接的查找表模块3以及与查找表模块的[9:0]输出端和pclk信号连接的D触发器4。查找表模块3为256×10位存储器。D触发器4最后输出经Gamma校正后的10位r、g、b信号。图2所示，数据转换模块2至少包括将I²C总线输入的8位数据暂存的寄存器5，与寄存器5连接在依次输入的4个8位数据的最低位分别加上暂存在寄存器5中的8位数的7～6位、5～4位、3～2位、1～0位组成4组10位数据的计数器6，与计数器6连接的寻址器7。寻址器7控制产生转换后的10位数据流的相应地址。

图3示出了显示器的原始亮度曲线，为非线性关系。图4示出了gamma校正曲线。图5示出了经gamma校正后的亮度曲线，已经调整为较理想的线性关系。经I²C输入的8位数据已转换为10位数据data-out[9:0]，并产生了相应的256个地址addr-out[7:0]。然后在时钟信号的控制下将data-out[9:0]写入查找表模块，完成写表工作。Gamma校正时，在每个时钟的上升沿以输入的r、g、b信号值做为地址，从查找表模块中查出相应的10位数值作为输出r-out[9:0]、g-out[9:0]、b-out[9:0]，实现Gamma校正功能。

实施例1结构简单，功耗小、速度快、工艺性好，尤其可以提高对于颜色深度的控制，避免图像亮暗处灰度级的较大损失，明显改善图像质量。它可广泛应用于各种显示器的图像处理中。

Claims (3)

1.一种显示器图像信号的查找表Gamma校正电路，其特征在于它至少包括与data-ready(读数据)、r-state(r状态)、b-state(b状态)、g-state(g状态)、pclk(时钟)信号端连接的由与门和D触发器组成的逻辑处理电路，与逻辑处理电路的输出端及nreset(复位)、data(数据)[7:0]、pclk信号端连接的数据转换模块，与数据转换模块的输出端及en、r[7:0](或g[7:0]、b[7:0])、pclk信号端连接的查找表模块，查找表模块为256×10位存储器，最后输出经Gamma校正后的10位r、g、b信号。

2.按照权利要求1所述的显示器图像信号的查找表Gamma校正电路，其特征在于所说的查找表模块的[9:0]输出端和pclk信号还连接着D触发器，D触发器最后输出经Gamma校正后的10位r、g、b信号。

3.按照权利要求1或2所述的显示器图像信号的查找表Gamma校正电路，其特征在于所说的数据转换模块至少包括将I²C总线输入的8位数据暂存的寄存器，与暂存器连接在依次输入的4个8位数据的最低位分别加上暂存在寄存器中的8位数的7～6位、5～4位、3～2位、1～0位组成4组10位数据的计数器，与计数器连接的寻址器，寻址器控制产生转换后的10位数据流的相应地址。

Images