CN2610570Y

CN2610570Y - 一种通信线路故障智能测试装置

Info

Publication number: CN2610570Y
Application number: CNU032334656U
Authority: CN
Inventors: 汪帆
Original assignee: Chongqing Dongdian Communication Technology Co ltd
Current assignee: Chongqing Dongdian Communication Technology Co ltd
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2004-04-07
Anticipated expiration: 2013-03-06

Abstract

一种通信线路故障智能测试装置，其特征在于：它由单片机系统、脉冲发送电路、盲区抑制电路、高速A/D采样电路、键盘和LCD液晶显示器组成；其中单片机系统与脉冲发送电路的输入端相接；脉冲发送电路的输出端与盲区抑制电路的输入端相接；盲区抑制电路分别连接至高速A/D采样电路的输入端和被测通信线路；单片机系统与高速A/D采样电路相接；键盘的输出端与单片机系统相接；LCD液晶显示器与单片机系统相接。本实用新型由于采用了计算机CPU技术和集成电路技术，使本装置在原理上综合了时域反射和电桥测量两种方法的优点，集成化程度高，测试盲区小，测量数据准确、快捷，操作使用方便，体积小，适合各种金属材料的通信电缆、电线的故障查找和例行测试。

Description

一种通信线路故障智能测试装置

技术领域

本实用新型涉及一种测试装置，特别涉及一种通信线路故障的测试装置。

背景技术

现有的通信线路，特别是通信电缆的故障测试方法有以下三种。一、是电缆电容综合分析法。这种方法是采用对电缆分布电容的综合测量，然后通过根据单位长度上的电缆分布电容的大小，计算出电缆断线的位置。该方法只能对电缆的断线故障做出粗略的测量，其测量数据受环境温度、湿度等因素的影响较大。二、电桥测试法。这种方法是经典的测试方法，可以测试电缆的绝缘不良等故障。由于其原理的限制，该方法对故障定位的准确度不高。三、时域反射法。这种方法是向被测电缆发射一电磁波，通过对电磁波反射回来的能量进行采样分析，从而得到故障点和故障类型。但测试装置较为复杂，操作不够方便，并且有一定的测试盲区。

发明内容

为了克服现有技术存在的测量精度不高、确定故障点不准确、测量故障单一、操作复杂等缺陷，本实用新型的目的在于提供一种通信线路故障综合测试装置，该装置测量精度高，能抑制测试盲区，测试方便、显示直观，并且可以测量绝缘、断线、混线等多种通信线路的故障。

本实用新型的目的是这样实现的：一种通信线路故障智能测试装置，其特征在于：它由单片机系统、脉冲发送电路、盲区抑制电路、高速A/D采样电路、键盘和LCD液晶显示器组成；其中单片机系统与脉冲发送电路的输入端相接；脉冲发送电路的输出端与盲区抑制电路的输入端相接；盲区抑制电路分别连接至高速A/D采样电路的输入端和被测通信线路；单片机系统与高速A/D采样电路相接；键盘的输出端与单片机系统相接；LCD液晶显示器与单片机系统相接。

本实用新型的有益效果是：采用了计算机CPU技术和集成电路技术，使本装置在原理上综合了时域反射和电桥测量两种方法的优点，集成化程度高，测试盲区小，测量数据准确、快捷，操作使用方便，体积小，适合各种金属材料的通信电缆、电线的故障查找和例行测试。

附图说明

下面结合附图和实施例对本实用新型作进一步的说明。

图1是本实用新型的方框图。

图2是本实用新型的单片机系统的CPU原理图。

图3是本实用新型的单片机系统的RAM/ROM原理图。

图4是本实用新型的脉冲发送电路原理图。

图5是本实用新型的盲区抑制电路原理图。

图6是本实用新型的高速A/D采样电路中地址发生电路原理图。

图7是本实用新型的高速A/D采样电路中A/D采样电路原理图。

具体实施方式

一种通信线路故障智能测试装置，其特征在于：它由单片机系统、脉冲发送电路、盲区抑制电路、高速A/D采样电路、键盘和LCD液晶显示器组成；其中单片机系统与脉冲发送电路的输入端相接；脉冲发送电路的输出端与盲区抑制电路的输入端相接；盲区抑制电路分别连接至高速A/D采样电路的输入端和被测通信线路；单片机系统与高速A/D采样电路相接；键盘的输出端与单片机系统相接；LCD液晶显示器与单片机系统相接。

参见图1。本实用新型由单片机系统、脉冲发送电路、盲区抑制电路、高速A/D采样电路、键盘和LCD液晶显示器组成。键盘用于操作命令的输入，LCD用于显示测试结果和波形。本实用新型的工作过程是：由脉冲发送电路产生一电脉冲，通过盲区抑制电路送到被测线路上。当脉冲信号遇到阻抗不匹配点，即故障点时，就会反射回一部分或全部能量。反射回的脉冲再通过盲区抑制电路被送到高速A/D采样电路进行变换后，送到单片机系统的CPU，再经LCD显示出波形和数据。

上述单片机系统由集成电路U1、U2、U3、U4组成；集成电路U1是中央处理器CPU，集成电路U2、U3、U4是数据存储单元；集成电路U1的第18~25脚依次对应复接集成电路U2的第2~9脚、集成电路U3的第11~13脚和15~19脚、集成电路U4的第11~13脚和15~19脚；集成电路U2的第19~12脚依次对应复接集成电路U3和集成电路U4的第10~3脚；集成电路U1的第41、42、64、66脚接地，第7、9、35、65脚接电源；集成电路U2的第1脚和集成电路U3的第20脚接地；集成电路U4的第1脚接电源。

参见图2、图3。集成电路U1是16位单片机，单片机的P3口是地址数据复用端口，复用为低8位地址和8位数据总线。高位地址由P4口提供。集成电路U3、U4的片选信号接到高位地址，通过地址区分程序存储器和数据存储器。集成电路U2是锁存器，通过CPU的ALE信号实现数据与地址的分离。

上述脉冲发送电路由集成电路U6、晶体管T4、电阻1R2、1R17、电解电容C20组成；集成电路U6的第1~7、9脚和单片机系统的集成电路U1的P1口相接；第8、10、11、14脚接地；第12脚和晶体管T4的基极相接；第13脚接发射脉冲的输入端；第15脚接单片机系统的集成电路U1的第52脚；第16脚接电源；晶体管T4的基极和地之间接有偏置电阻1R17；晶体管T4的集电极接地；晶体管T4的发射极经电阻1R2与37伏正电压相接；晶体管的发射极与电解电容C20的正极相接，电解电容C20的负极与盲区抑制电路的输入端相接。

参见图4。集成电路U6是数字电位器，等待发射的脉冲从集成电路U6的第13脚送入。CPU通过P1口控制U6的阻值，从而控制送到晶体管T4的脉冲电压值，晶体管T4将脉冲电压放大后，通过电容C20送到盲区抑制电路。

上述盲区抑制电路由变压器1TP1、1TP2、1TP3、二极管LD1、L92、电阻LR1、LR3~LR7、电容LC1、LC2、电感L1组成；电阻LR1并联在变压器1TP1的原边1TP1-1的两端；变压器1TP1的原边1TP1-1的同名端连接发射脉冲信号输入，非同名端接地；变压器1TP1的副边1TP1-3的同名端和变压器1TP2的原边1TP2-1的非同名端相接；变压器1TP1的副边1TP1-3的非同名端和变压器1TP2的原边1TP2-1的同名端相接；变压器1TP1的副边1TP1-3的同名端和变压器1TP2的原边1TP2-1的同名端之间接有电阻LR3；变压器1TP2的副边1TP2-2的同名端和变压器1TP3的原边1TP3-1的同名端直接相接；变压器1TP2的副边1TP2-2的非同名端经电阻LR5和电感L1和变压器1TP3的原边1TP3-1的非同名端相接；电阻LR5和电容LC2串联后，接在变压器1TP2的副边1TP2-2的非同名端和变压器1TP3的原边1TP3-1的非同名端之间；电阻LR6两端连接至被测试的电缆；变压器1TP2的副边1TP2-3的同名端经电阻LR4和电容LC1与变压器1TP3的原边1TP3-2的非同名端相接；变压器1TP2的副边1TP2-3的非同名端和变压器1TP3的原边1TP3-2的同名端相接；变压器1TP3的副边1TP3-3的同名端经电阻LR7连接二极管LD1的正极和二极管LD2的负极，二极管LD1的负极和二极管LD2的正极与变压器1TP3的副边1TP3-3的非同名端相接，并接地；在二极管LD2的负极，输出反射脉冲信号到高速A/D采样电路。

参见图5。从脉冲发送电路来的发射脉冲通过变压器1TP1的原边耦合到变压器1TP2的原边，然后再耦合到变压器1TP2的两个副边，在变压器1TP3-1和1TP3-2上产生大小相近、极性相反的脉冲电流信号，经相互抵消后，变压器1TP3-3上感应到的信号极弱，达到了抑制发射脉冲的目的。当从线路上的反射脉冲到来时，在变压器1TP3-1和1TP3-2上产生的反射脉冲大小相等，方向相同。反射的脉冲电压全部耦合到变压器1TP3-3上，加到了反射信号接收电路上。由于抑制了发射脉冲对接收电路的影响，所以接收电路可以对近距离的发射脉冲有效的接收，从而抑制了一般测试装置的近距离测试盲区。

上述高速A/D采样电路由地址发生电路和A/D采样电路组成；A/D采样电路的输入端和盲区抑制电路的输出端相接；A/D采样电路的输出端与单片机系统相接；地址发生电路受A/D采样电路的信号控制。

上述地址发生电路由集成电路U5、U7、U9、U4A、与非门U1D、反向器U3D组成；集成电路U5的第1脚连接集成电路U7的第1脚，并和单片机系统的集成电路U1的第44脚相接；集成电路U5的第2脚和集成电路U7的第2脚、集成电路U9的第2脚相接后，与与非门U1D的第11脚相接；集成电路U5的第3~6脚接系统地GND；集成电路U5的第9、10脚接电源VCC；集成电路U5的第11~14脚连接到A/D采样电路；集成电路U5的第15脚和集成电路U7的第7、10脚、集成电路U9的第7脚相接；集成电路U7的第3~6脚接系统地GND；集成电路U9的第9脚接电源VCC；集成电路U7的第11~14脚连接到A/D采样电路；集成电路U7的第15脚和集成电路U9的第10脚相接；集成电路U9的第1脚和单片机系统的集成电路U1的第43脚相接；集成电路U9的第3~6脚接系统地GND；集成电路U9的第9脚接电源VCC；集成电路U9的第11脚和反向器U3D的第9脚相接后，连接到A/D采样电路；集成电路U9的第12~14脚连接到A/D采样电路；集成电路U4A的第1脚接电源VCC：集成电路U4A的第2脚和第6脚相接；集成电路U4A的第4脚和集成电路U3D的第8脚相接后，连接到A/D采样电路；集成电路U4A的第5脚和与非门U1D的第12脚相接；与非门U1D的第13脚和单片机系统的集成电路U1的第55脚相接。

上述A/D采样电路由集成电路U8、U11和运算放大器U3A、电解电容C11~C16、电解电容C20组成；集成电路U8的第1脚和第26脚接电源VCC；集成电路U8的第2脚接地址发生电路的集成电路U5的第13脚；集成电路U8的第3脚接地址发生电路的集成电路U5的第12脚；集成电路U8的第4脚接地址发生电路的集成电路U5的第11脚；集成电路U8的第5脚接地址发生电路的集成电路U7的第14脚；集成电路U8的第6脚接地址发生电路的集成电路U7的第13脚；集成电路U8的第7脚接地址发生电路的集成电路U7的第12脚；集成电路U8的第8脚接地址发生电路的集成电路U9的第12脚；集成电路U8的第9脚接地址发生电路的集成电路U9的第13脚；集成电路U8的第10脚接地址发生电路的集成电路U9的第14脚；集成电路U8的第11~13脚对应连接集成电路U11的第1~3脚；集成电路U8的第15~19脚对应连接集成电路U11的第4~8脚；集成电路U8的第20脚接运算放大器U3A的第2脚；运算放大器U3A的第1脚和单片机系统中的集成电路U1的第49脚相接；集成电路U8的第22脚接地址发生电路中的集成电路U4A的第4脚和反向器U3D的第8脚；集成电路U8的第27脚接集成电路U11的第14脚、地址发生电路中的集成电路U9的11脚和反向器U3D的第9脚；集成电路U11的第10脚接电解电容C14的正极，电解电容C14的负极和集成电路U11的第15脚和第17脚相接；集成电路U11的第11脚接系统地GND；；集成电路U11的第12、19、22、24脚接电源VCC；集成电路U11的第13脚和运算放大器U3A的第1脚相接，并接至单片机系统中的集成电路U1的第49脚；集成电路U11的第16脚和第21脚与盲区抑制电路中的输出端二极管LD2的负极相接；电解电容C16和C20并联后再与电容C11并联，其负极和集成电路U11的第17脚相接，其正极和电解电容C15的正极相接，电解电容C15的负极接地；集成电路U1的第17脚还和电解电容C12、C13的负极相接，电解电容C12的正极和集成电路U11的第23脚相接；电解电容C13的正极和集成电路U11的第20脚相接。

参见图6、图7。由于本实用新型要求较高的分辨率，所以要求采样的频率较高。在波速度为200米/微秒的情况下，要求波形采样频率为100兆赫兹。单片机的执行速度无法控制这样高的A/D转换和存储。本实用新型采用高速A/D电路支持的集成电路实现高速数据采集和存储。

25兆赫兹的时钟信号通过集成电路U4A构成的2分频器，从U4A的第3脚输入，从第5脚输出12.5兆赫兹的时钟信号送到与非门U1D的第12脚。与非门U1D的第13脚是CPU对数据采集电路的控制脚。当与非门U1D的第13脚为高电平时，与非门U1D的第11脚输出时钟信号。该时钟信号送给由集成电路U2、U6、U9组成的地址控制电路，同时送给A/D芯片集成电路U11。A/D芯片集成电路U11在时钟的控制下完成一次模/数转换，同时地址控制电路也使地址递增一位。A/D对12.5兆赫兹的时钟信号采样的结果就被存储在静态存储器集成电路U8中。本实用新型进行线路测试信号的采样频率要求是100兆赫兹。为得到100兆赫兹的采样频率，本实用新型采用采样数据插入方法。其原理是：当发射一次12.5兆赫兹的时钟脉冲并采集后，再发射第二次脉冲，延迟10毫微秒后进行采样；再发射第三次脉冲，延迟20毫微秒后采样；以此类推，完成8次发射和采样后，将得到的数据合成在同一时间轴上，则得到100兆赫兹的采样数据。所以，完成一次波形采样，要发射8次12.5兆赫兹的时钟脉冲。

上述单片机系统的集成电路U1的型号为80C196KB16；集成电路U2的型号为74BCT573；集成电路U3的型号为6264；集成电路U4的型号为27C256；所述脉冲发送电路的集成电路U6的型号为CA3338。

上述高速A/D采样电路中地址发生电路的集成电路U5、U7、U9的型号为74HCT161；集成电路U4A的型号为SN74HC74；与非门U1D的型号为MM74HC00；反向器U3D的型号为MM74HC04。

上述高速A/D采样电路中A/D采样电路的集成电路U8的型号为61C256；集成电路U11的型号为CA3318；运算放大器U3A的型号为MM74HC04。

Claims

1、一种通信线路故障智能测试装置，其特征在于：它由单片机系统、脉冲发送电路、盲区抑制电路、高速A/D采样电路、键盘和LCD液晶显示器组成；其中单片机系统与脉冲发送电路的输入端相接；脉冲发送电路的输出端与盲区抑制电路的输入端相接；盲区抑制电路分别连接至高速A/D采样电路的输入端和被测通信线路；单片机系统与高速A/D采样电路相接；键盘的输出端与单片机系统相接；LCD液晶显示器与单片机系统相接。

2、根据权利要求1所述的一种通信线路故障智能测试装置，其特征在于：所述单片机系统由集成电路U1、U2、U3、U4组成；集成电路U1是中央处理器CPU，集成电路U2、U3、U4是数据存储单元；集成电路U1的第18～25脚依次对应复接集成电路U2的第2～9脚、集成电路U3的第11～13脚和15～19脚、集成电路U4的第11～13脚和15～19脚；集成电路U2的第19～12脚依次对应复接集成电路U3和集成电路U4的第10～3脚；集成电路U1的第41、42、64、66脚接地，第7、9、35、65脚接电源；集成电路U2的第1脚和集成电路U3的第20脚接地；集成电路U4的第1脚接电源。

3、根据权利要求1所述的一种通信线路故障智能测试装置，其特征在于：所述脉冲发送电路由集成电路U6、晶体管T4、电阻1R2、1R17、电解电容C20组成；集成电路U6的第1～7、9脚和单片机系统的集成电路U1的P1口相接；第8、10、11、14脚接地；第12脚和晶体管T4的基极相接；第13脚接发射脉冲的输入端；第15脚接单片机系统的集成电路U1的第52脚；第16脚接电源；晶体管T4的基极和地之间接有偏置电阻1R17；晶体管T4的集电极接地；晶体管T4的发射极经电阻1R2与37伏正电压相接；晶体管的发射极与电解电容C20的正极相接，电解电容C20的负极与盲区抑制电路的输入端相接。

4、根据权利要求1所述的一种通信线路故障智能测试装置，其特征在于：所述盲区抑制电路由变压器1TP1、1TP2、1TP3、二极管LD1、LD2、电阻LR1、LR3～LR7、电容LC1、LC2、电感L1组成；电阻LR1并联在变压器1TP1的原边1TP1-1的两端；变压器1TP1的原边1TP1-1的同名端连接发射脉冲信号输入，非同名端接地；变压器1TP1的副边1TP1-3的同名端和变压器1TP2的原边1TP2-1的非同名端相接；变压器1TP1的副边1TP1-3的非同名端和变压器1TP2的原边1TP2-1的同名端相接；变压器1TP1的副边1TP1-3的同名端和变压器1TP2的原边1TP2-1的同名端之间接有电阻LR3；变压器1TP2的副边1TP2-2的同名端和变压器1TP3的原边1TP3-1的同名端直接相接；变压器1TP2的副边1TP2-2的非同名端经电阻LR5和电感L1和变压器1TP3的原边1TP3-1的非同名端相接；电阻LR5和电容LC2串联后，接在变压器1TP2的副边1TP2-2的非同名端和变压器1TP3的原边1TP3-1的非同名端之间；电阻LR6两端连接至被测试的电缆；变压器1TP2的副边1TP2-3的同名端经电阻LR4和电容LC1与变压器1TP3的原边1TP3-2的非同名端相接；变压器1TP2的副边1TP2-3的非同名端和变压器1TP3的原边1TP3-2的同名端相接；变压器1TP3的副边1TP3-3的同名端经电阻LR7连接二极管LD1的正极和二极管LD2的负极，二极管LD1的负极和二极管LD2的正极与变压器1TP3的副边1TP3-3的非同名端相接，并接地；在二极管LD2的负极，输出反射脉冲信号到高速A/D采样电路。

5、根据权利要求1所述的一种通信线路故障智能测试装置，其特征在于：所述高速A/D采样电路由地址发生电路和A/D采样电路组成；A/D采样电路的输入端和盲区抑制电路的输出端相接；A/D采样电路的输出端与单片机系统相接；地址发生电路受A/D采样电路的信号控制。

6、根据权利要求5所述的一种通信线路故障智能测试装置，其特征在于：所述地址发生电路由集成电路U5、U7、U9、U4A、与非门U1D、反向器U3D组成；集成电路U5的第1脚连接集成电路U7的第1脚，并和单片机系统的集成电路U1的第44脚相接；集成电路U5的第2脚和集成电路U7的第2脚、集成电路U9的第2脚相接后，与与非门U1D的第11脚相接；集成电路U5的第3～6脚接系统地GND；集成电路U5的第9、10脚接电源VCC；集成电路U5的第11～14脚连接到A/D采样电路；集成电路U5的第15脚和集成电路U7的第7、10脚、集成电路U9的第7脚相接；集成电路U7的第3～6脚接系统地GND；集成电路U9的第9脚接电源VCC；集成电路U7的第11～14脚连接到A/D采样电路；集成电路U7的第15脚和集成电路U9的第10脚相接；集成电路U9的第1脚和单片机系统的集成电路U1的第43脚相接；集成电路U9的第3～6脚接系统地GND；集成电路U9的第9脚接电源VCC；集成电路U9的第11脚和反向器U3D的第9脚相接后，连接到A/D采样电路；集成电路U9的第12～14脚连接到A/D采样电路；集成电路U4A的第1脚接电源VCC；集成电路U4A的第2脚和第6脚相接；集成电路U4A的第4脚和集成电路U3D的第8脚相接后，连接到A/D采样电路；集成电路U4A的第5脚和与非门U1D的第12脚相接；与非门U1D的第13脚和单片机系统的集成电路U1的第55脚相接。

7、根据权利要求5或6所述的一种通信线路故障智能测试装置，其特征在于：所述A/D采样电路由集成电路U8、U11和运算放大器U3A、电解电容C11～C16、电解电容C20组成；集成电路U8的第1脚和第26脚接电源VCC；集成电路U8的第2脚接地址发生电路的集成电路U5的第13脚；集成电路U8的第3脚接地址发生电路的集成电路U5的第12脚；集成电路U8的第4脚接地址发生电路的集成电路U5的第11脚；集成电路U8的第5脚接地址发生电路的集成电路U7的第14脚；集成电路U8的第6脚接地址发生电路的集成电路U7的第13脚；集成电路U8的第7脚接地址发生电路的集成电路U7的第12脚；集成电路U8的第8脚接地址发生电路的集成电路U9的第12脚；集成电路U8的第9脚接地址发生电路的集成电路U9的第13脚；集成电路U8的第10脚接地址发生电路的集成电路U9的第14脚；集成电路U8的第11～13脚对应连接集成电路U11的第1～3脚；集成电路U8的第15～19脚对应连接集成电路U11的第4～8脚；集成电路U8的第20脚接运算放大器U3A的第2脚；运算放大器U3A的第1脚和单片机系统中的集成电路U1的第49脚相接；集成电路U8的第22脚接地址发生电路中的集成电路U4A的第4脚和反向器U3D的第8脚；集成电路U8的第27脚接集成电路U11的第14脚、地址发生电路中的集成电路U9的11脚和反向器U3D的第9脚；集成电路U11的第10脚接电解电容C14的正极，电解电容C14的负极和集成电路U11的第15脚和第17脚相接；集成电路U11的第11脚接系统地GND；；集成电路U11的第12、19、22、24脚接电源VCC；集成电路U11的第13脚和运算放大器U3A的第1脚相接，并接至单片机系统中的集成电路U1的第49脚；集成电路U11的第16脚和第21脚与盲区抑制电路中的输出端二极管LD2的负极相接；电解电容C16和C20并联后再与电容C11并联，其负极和集成电路U11的第17脚相接，其正极和电解电容C15的正极相接，电解电容C15的负极接地；集成电路U1的第17脚还和电解电容C12、C13的负极相接，电解电容C12的正极和集成电路U11的第23脚相接；电解电容C13的正极和集成电路U1 1的第20脚相接。

8、根据权利要求2或3所述的一种通信线路故障智能测试装置，其特征在于：所述单片机系统的集成电路U1的型号为80C196KB16；集成电路U2的型号为74BCT573；集成电路U3的型号为6264；集成电路U4的型号为27C256；所述脉冲发送电路的集成电路U6的型号为CA3338。

9、根据权利要求6所述的一种通信线路故障智能测试装置，其特征在于：所述高速A/D采样电路中地址发生电路的集成电路U5、U7、U9的型号为74HCT161；集成电路U4A的型号为SN74HC74；与非门U1D的型号为MM74HC00；反向器U3D的型号为MM74HC04。

10、根据权利要求7所述的一种通信线路故障智能测试装置，其特征在于：所述高速A/D采样电路中A/D采样电路的集成电路U8的型号为61C256；集成电路U11的型号为CA3318；运算放大器U3A的型号为MM74HC04。