CN2410680Y

CN2410680Y - 双通道同步高速数据采集计算机接口板

Info

Publication number: CN2410680Y
Application number: CN 00205241
Authority: CN
Inventors: 李国征; 李凤云
Original assignee: Institute of Chemical Metallurgy CAS
Current assignee: Institute of Process Engineering of CAS
Priority date: 2000-03-08
Filing date: 2000-03-08
Publication date: 2000-12-13
Anticipated expiration: 2010-03-08

Abstract

本实用新型属于计算机应用技术领域,特别涉及双通道同步高速数据采集计算机接口板。由A/D转换部分和A/D转换控制部分组成,其中A/D转换部分由相同的两部分电路组成,该两部分电路构成互相独立的两路A/D转换通道;A/D转换控制部分包括一个控制A/D转换的逻辑电路,一个时钟发生电路,以及每通道独立的数据存储器及数据传输电路。本实用新型A/D转换的频率每通道达到4MHz;且与所用计算机的性能无关。

Description

双通道同步高速数据采集计算机接口板

本实用新型属于计算机应用技术领域，特别涉及双通道同步高速数据采集计算机接口板。

双通道模拟信号的同步高速数据采集，在科研及工业测量方面有着广泛的应用。目前用于计算机接口的高速数据采集接口板，有多种多通道的产品，但在采样频率达到1MHz的条件下，一般不具备多通道功能，当需要对频率较高的且有相互关系的信号进行多通道同步数据采集时无能为力。虽有专用的高速数据采集设备可以满足上述要求，但若作为新开发仪器的部件，由于成本及其他方面的原因，显然是不适用的。

本实用新型的目的在于提供一种在对电信号测量时有较高采样速率，且经济可靠的双通道同步高速数据采集计算机接口板。

本实用新型由A/D转换部分和A/D转换控制部分组成。如图1所示。原理方框图1中的电平转换、A/D转换、参考电压三部分组成本实用新型的A/D转换部分；原理方框图1中的其余部分组成A/D转换的控制部分。

本实用新型的A/D转换部分由相同的两部分电路组成，该两部分电路构成互相独立的两路A/D转换通道。

每A/D转换通道电路包括：

1.一个输入信号电平转换电路；该电平转换电路由双运算放大器及+5V参考电压及电阻和电位器组成；输入的0-5V信号电压连接到该运算放大器中的一个单元电路构成的电压跟随器1的输入端；电压跟随器1的输出连接到由电阻及电位器组成的分压电路的一端，+5V参考电压连接到该分压电路的另一端；当输入的信号电压为0-5V时，该分压电路的输出电压可由电位器调整为3-5V。该分压电路的输出连接到由该运算放大器中的另一个单元电路构成的电压跟随器2的输入端；电压跟随器2的输出端接到A/D转换集成电路的模拟信号输入端。

2.一个两通道电路共用的由稳压集成电路及运算放大器构成的参考电压电路；该电路产生信号电平转换电路及A/D转换集成电路MB40578所需的+5V参考电压，同时产生MB40578所需的+3V参考电压；+3V参考电压由电位器对+5V参考电压分压得到，电位器的中心头连接到一个运算放大器构成的电压跟随器3的输入端；电压跟随器3输出端连接到两个视频A/D转换集成电路MB40578的+3V参考电压输入端。

3.一个8位视频A/D转换集成电路MB40578完成该部分电路的A/D转换功能；一个由A/D转换控制部分产生的时钟脉冲连接到A/D转换集成电路的时钟输入端，驱动A/D转换与下述的数据存储器地址的递增同步进行。通过下述A/D转换控制部分中数据传输电路，把MB40578输出的8位二进制数据写入数据存储器。

本实用新型的A/D转换控制部分包括一个控制A/D转换的逻辑电路，一个时钟发生电路，以及每通道独立的数据存储器及数据传输电路。

1.控制A/D转换的逻辑电路包括1个8位控制码锁存器SC1，4个与非门YF1-YF4、1个与门Y1、1个非门F1、1个由15位或更多位二进制计数器组成的数据地址产生电路。SC1中的8位控制码在计算机地址端口译码电路的输出指令控制下从计算机数据端口写入；用于改变A/D转换的频率，控制A/D转换的启动/停止，及控制A/D转换以单次或连续滚动方式进行。8位控制码的低4位C1-C4连接到下述的时钟发生电路的频率控制端，用于控制A/D转换频率；SC1的第5位C5连接到下述数据存储器及数据传输门的允许写入控制端，同时连接到F1的输入端F1-12及YF1的输入端YF1-1，用于控制A/D转换的启动/停止：SC1的第6位C6连接到YF3的输入端YF3-9，用于控制数据采集方式；SC1的第7位C7连按到数据地址产生电路的复零端，高电平时使数据地址复零，低电平可用于启动单次数据采集；地址产生电路的输出端连接到数据存储器的地址端口。

当C5、C6、C7为低电平时，A/D转换以连续滚动方式进行。C5、C6通过F1、YF1、YF3将YF4、YF2、Y1打开，时钟脉冲经过YF2、YF4、Y1进入数据地址产生电路形成数据地址；同时，C7使数据地址产生电路为允许计数状态，C5使数据存储器及数据传输门为允许写入状态，A/D转换由连接到A/D转换集成电路MB40578的时钟脉冲驱动下同步进行；A/D转换的数据通过数据传输门写入数据存储器。数据地址计数器溢出后将自动从零开始再次计数，新数据也将从零地址开始继续写入数据存储器，直至C5成为高电平。

当C5、C7为低电平，C6为高电平时，A/D转换以单次方式进行。数据地址计数器的溢出位通过YF3将Y1打开；时钟脉冲经过YF2、YF4、Y1进入数据存储器地址产生电路形成数据地址。A/D转换到数据存储器写满后，数据地址计数器溢出，溢出位为高电平，通过YF3将Y1关闭，计数器停止计数。

2.一个时钟发生电路，该电路输出的时钟频率由4位二进制码控制。4位二进制控制码来自上述逻辑电路中8位控制码锁存器SC1输出端的低4位。4位二进制码可以控制时钟发生电路产生频率从120Hz-4MHz，16级以每步二倍频增高或减低的连续脉冲。该电路的输出连接到控制逻辑电路的YF4的输入端YF4-9，同时连接到上述A/D转换部分中A/D转换集成电路MB40578的时钟输入端。

3.A/D转换的每通道还包括由2个三态总线传送接收器组成的数据传输电路；用于控制数据写入存储器和读出存储器。其中一总线传送接收器连接于A/D转换集成电路MB40578的数据输出端与数据存储器的数据端口之间；用于写入数据存储器数据的传输。另一总线传送接收器连接于数据存储器的数据端口与计算机数据端口之间；用于计算机从数据存储器端口读出数据的传输。

本实用新型可通过软件指令控制进行单次采集或连续滚动采集。单次采集时，A/D转换由软件指令启动，当A/D转换的数据写满数据存储器后，A/D转换停止，等待计算机读取数据或启动下一次A/D转换。连续滚动采集时，A/D转换由软件指令启动，当A/D转换的数据写满数据存储器后，A/D转换继续进行，新数据将从数据存储器的起始地址位置开始，逐步替换原有数据，直至计算机发出停止转换指令。

本实用新型是一种双通道高速数据采集计算机接口板；可对输入的0-5V双通道模拟电压信号同步进行高速的模拟信号到数字信号的转换(A/D转换)，A/D转换的频率每通道达到4MHz；且与所用计算机的性能无关；A/D转换频率由石英晶体振荡器产生且可通过软件指令改变转换频率；能满足对频率上限达到200kHz的电信号双通道同步数据采集的要求。

下面结合附图及实施例对本实用新型的技术方案作进一步的描述。

图1.本实用新型的原理方框示意图。

图2.本实用新型采集的双通道正弦模拟信号数据曲线；模拟信号的频率为100KHz，采样频率2MHz。

图3.本实用新型的一个实施例的电路原理示意图。

实施例1：

请参阅图3。其中电平转换电路由双运算放大器LF353及+5V参考电压及电阻和电位器组成；电平转换电路的运算放大器U24：A、U24：B、U27：A、U27：B为LF353，电阻R7、R10为10K，R8、R11为10K，电位器P3、P4为10K。

+5V参考电压由计算机接口提供的+12V电压经稳压集成电路LM7805稳压后得到，+3V参考电压由+5V参考电压经电位器P2分压后经U26缓冲输出。

A/D转换集成电路为MB40578。

其中控制A/D转换的逻辑电路中的8位控制码锁存器SC1为74LS373，4个与非门YF1-YF4、1个与门Y1、1个非门F1均由TTL门电路组成，数据地址电路U16、U17由74LS393组成。

本例中的数据存储器U7、U5型号为62256；用于组成的数据传输电路的三态总线传送接收器U8、U9、U4、U12型号为74LS245。

以下为使用本实施例的一个应用例：

在测量快速运动的颗粒及颗粒群的速度时，可以采用光纤探针的方法得到携带有颗粒运动信息的两路电压信号，通过对两路信号进行互相关运算，得出颗粒及颗粒群的运动速度。两路信号的相关性越强，计算出的颗粒速度的置信度就越高，为此目的，一般采用减小两信号测点距离的方法增强两信号的相关性。测点距离减小后，颗粒通过测点的时间缩短，必须相应提高信号的采样频率，才能保证有较小的计算误差。

例如：快速流化床中的颗粒运动速度可接近20m/s，如果光纤探针的间距为0.4mm，则颗粒通过测点的时间为0.02ms。当要求有小于5％的计算误差时，必须在此时间内每通道有不少于20个采样数据；由20/0.02ms得出采样频率应大于1MHz；并且两通道数据应同步采集，才能保证数据的准确。

Claims

1.一种双通道同步高速数据采集计算机接口板，其特征在于由A/D转换部分和A/D转换控制部分组成，其中A/D转换部分由相同的两部分电路组成，该两部分电路构成互相独立的两路A/D转换通道；A/D转换控制部分包括一个控制A/D转换的逻辑电路，一个时钟发生电路，以及每通道独立的数据存储器及数据传输电路。

2.如权利要求1所述的双通道同步高速数据采集计算机接口板，其特征在于所述A/D转换通道电路包括：

(1).一个输入信号电平转换电路；该电平转换电路由双运算放大器及+5V参考电压及电阻和电位器组成；输入的0-5V信号电压连接到该运算放大器中的一个单元电路构成的电压跟随器(1)的输入端；电压跟随器(1)的输出连接到由电阻及电位器组成的分压电路的一端，+5V参考电压连接到该分压电路的另一端；当输入的信号电压为0-5V时，该分压电路的输出电压可由电位器调整为3-5V；该分压电路的输出连接到由该运算放大器中的另一个单元电路构成的电压跟随器(2)的输入端；电压跟随器(2)的输出端接到A/D转换集成电路的模拟信号输入端；

(2).一个两通道电路共用的由稳压集成电路及运算放大器构成的参考电压电路；该电路产生信号电平转换电路及A/D转换集成电路MB40578所需的+5V参考电压，同时产生MB40578所需的+3V参考电压；+3V参考电压由电位器对+5V参考电压分压得到，电位器的中心头连接到一个运算放大器构成的电压跟随器(3)的输入端；电压跟随器(3)输出端连接到两个视频A/D转换集成电路MB40578的+3V参考电压输入端；

(3).一个8位视频A/D转换集成电路MB40578完成该部分电路的A/D转换功能；一个由A/D转换控制部分产生的时钟脉冲连接到A/D转换集成电路的时钟输入端，驱动A/D转换与下述的数据存储器地址的递增同步进行；通过下述A/D转换控制部分中数据传输电路，把MB40578输出的8位二进制数据写入数据存储器。

3.如权利要求1所述的双通道同步高速数据采集计算机接口板，其特征在于所述控制A/D转换的逻辑电路包括1个8位控制码锁存器SC1，4个与非门YF1-YF4、1个与门Y1、1个非门F1、1个由15位或更多位二进制计数器组成的数据地址产生电路；SC1中的8位控制码输入端连接计算机数据输出端口；8位控制码的低4位C1-C4连接到时钟发生电路的频率控制端，用于控制A/D转换频率；SC1的第5位C5连接到数据存储器及数据传输门的允许写入控制端，同时连接到F1的输入端F1-12及YF1的输入端YF1-1，用于控制A/D转换的启动/停止；SC1的第6位C6连接到YF3的输入端YF3-9，用于控制数据采集方式；SC1的第7位C7连接到数据地址产生电路的复零端，高电平时使数据地址复零，低电平可用于启动单次数据采集；地址产生电路的输出端连接到数据存储器的地址端口。

4.如权利要求1所述的双通道同步高速数据采集计算机接口板，其特征在于所述时钟发生电路输出的时钟频率由4位二进制码控制；4位二进制控制码来自逻辑电路中8位控制码锁存器SC1输出端的低4位；该时钟发生电路的输出连接到控制逻辑电路的YF4的输入端YF4-9，同时连接到A/D转换部分中A/D转换集成电路MB40578的时钟输入端。

5.如权利要求1所述的双通道同步高速数据采集计算机接口板，其特征在于所述数据传输电路是由2个三态总线传送接收器组成的；其中一总线传送接收器连接于A/D转换集成电路MB40578的数据输出端与数据存储器的数据端口之间，用于写入数据存储器数据的传输；另一总线传送接收器连接于数据存储器的数据端口与计算机数据端口之间，用于计算机从数据存储器端口读出数据的传输。