CN221124938U - 模块连接装置 - Google Patents
模块连接装置 Download PDFInfo
- Publication number
- CN221124938U CN221124938U CN202322935780.6U CN202322935780U CN221124938U CN 221124938 U CN221124938 U CN 221124938U CN 202322935780 U CN202322935780 U CN 202322935780U CN 221124938 U CN221124938 U CN 221124938U
- Authority
- CN
- China
- Prior art keywords
- module
- target pin
- level
- pin
- connecting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims abstract description 69
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000003287 optical effect Effects 0.000 abstract description 48
- 238000003780 insertion Methods 0.000 abstract description 8
- 230000037431 insertion Effects 0.000 abstract description 8
- 238000004891 communication Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000001914 filtration Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本申请公开了一种模块连接装置,属于通信技术领域,解决了光模块连接器无法识别CSFP光模块的插拔状态的问题。具体方案为:模块连接装置包括:目标引脚,该目标引脚的一端可与第一模块连接;第一功能电路,该第一功能电路与目标引脚连接,该第一功能电路用于在目标引脚的一端未与第一模块连接的情况下,将目标引脚的电平设置为第一电平;处理模块,目标引脚的另一端还与该处理模块连接,该处理模块,用于基于目标引脚的当前电平和第一电平,确定目标引脚是否与第一模块连接。本申请实施例用于识别模块插入状态的场景中。
Description
技术领域
本申请属于通信技术领域,具体涉及一种模块连接装置。
背景技术
通常,小型可插拔式(Small Form-factorPluggable,SFP)光模块的模块自定义管脚0(Moduledefinition 0,MOD-DEF(0))引脚被定义为识别光模块的插拔状态的功能脚。这样在SFP光模块插入至光模块连接器的接口中的情况下,即在SFP光模块处于插入状态的情况下,SFP光模块可以通过MOD-DEF(0)引脚向光模块连接器输出信号,以使得光模块连接器可以识别该SFP光模块处于插入状态。
为了进一步减少SFP光模块的尺寸,引入了紧凑型小型可插拔式(Compact SmallForm-factorPluggable,CSFP)光模块。而在CSFP光模块中,MOD-DEF(0)引脚被定义为其他功能的功能脚,从而导致在CSFP光模块处于插入状态的情况下,CSFP光模块无法通过MOD-DEF(0)引脚向光模块连接器输出信号,进而导致光模块连接器无法识别CSFP光模块的插拔状态。
发明内容
本申请实施例的目的是提供一种模块连接装置,能够解决光模块连接器无法识别CSFP光模块的插拔状态的问题。
第一方面,本申请实施例提供了一种模块连接装置,该模块连接装置包括:目标引脚,该目标引脚的一端可与第一模块连接;第一功能电路,该第一功能电路与目标引脚连接,该第一功能电路用于在目标引脚的一端未与第一模块连接的情况下,将目标引脚的电平设置为第一电平;处理模块,目标引脚的另一端还与该处理模块连接,该处理模块,用于基于目标引脚的当前电平和第一电平,确定目标引脚是否与第一模块连接。
本申请实施例提供一种模块连接装置,该模块连接装置包括一端可与第一模块连接的目标引脚、与目标引脚连接的第一功能电路以及与目标引脚的另一端连接的处理模块,该第一功能电路用于在目标引脚的一端未与第一模块连接的情况下,将目标引脚的电平设置为第一电平。其中,该处理模块,用于基于目标引脚的当前电平和第一电平,确定目标引脚是否与第一模块连接。即,在第一模块插入至模块连接装置中的情况下,该目标引脚的一端会与第一模块连接,这样会导致目标引脚的电平发生变化,而不再为第一电平。因此,处理模块可以基于目标引脚的当前电平是否为第一电平,准确地确定出目标引脚的一端是否与第一模块连接,从而准确地确定出第一模块是否处于插入状态,如此,解决了模块连接装置无法识别第一模块的插拔状态的问题。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述目标引脚的另一端通过第一信号线与处理模块连接,该第一信号线上包括第一连接节点;其中,上述第一功能电路的一端与第一连接节点连接。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述第一功能电路设置于处理模块内。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述第一功能电路包括:第一电阻,该第一电阻的一端与目标引脚的另一端连接;第一电源,该第一电源与第一电阻的另一端连接。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述模块连接装置还包括:至少一个第一滤波电容,该第一滤波电容的一端与第一电源连接,该第一滤波电容的另一端接地。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述第一功能电路包括:第二电阻,该第二电阻的一端与目标引脚的另一端连接,该第二电阻的另一端接地。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述目标引脚的另一端通过第一信号线与处理模块连接;该模块连接装置还包括:第三电阻,该第三电阻设置于第一信号线上。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述目标引脚的另一端通过第一信号线与处理模块连接,该第一信号线上包括第二连接节点;该模块连接装置还包括:滤波电路,该滤波电路的一端与第二连接节点连接。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述滤波电路包括:第二滤波电容,该第二滤波电容的一端与第二连接节点连接,该第二滤波电容的另一端接地。
结合第一方面和上述可能的实现方式,在另一种可能的实现方式中,上述目标引脚的一端可与第一模块的第一接地引脚连接。
附图说明
图1是相关技术中的SFP光模块的引脚布局示意图;
图2是相关技术中的CSFP光模块的引脚布局示意图;
图3是本申请实施例提供的模块连接装置的结构示意图之一;
图4是本申请实施例提供的模块连接装置的结构示意图之二;
图5是本申请实施例提供的模块连接装置的结构示意图之三;
图6是本申请实施例提供的模块连接装置的结构示意图之四;
图7是本申请实施例提供的模块连接装置的结构示意图之五;
图8是本申请实施例提供的模块连接装置的结构示意图之六;
图9是本申请实施例提供的模块连接装置的结构示意图之七;
图10是本申请实施例提供的模块连接装置的结构示意图之八;
图11是本申请实施例提供的模块连接装置的结构示意图之九;
图12是本申请实施例提供的模块连接装置的结构示意图之十。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。
另外,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
本申请的说明书和权利要求书中的术语“至少一个(项)”、“至少之一”等指其包含对象中的任意一个、任意两个或两个以上的组合。例如,a、b、c中的至少一个(项),可以表示:“a”、“b”、“c”、“a和b”、“a和c”、“b和c”以及“a、b和c”,其中a,b,c可以是单个,也可以是多个。同理,“至少两个(项)”是指两个或两个以上,其表达的含义与“至少一个(项)”类似。
下面将结合附图对本申请实施例的实施方式进行详细描述。
目前,在相关技术中,SFP光模块在SFP收发器多源协议(TransceiverMultiSourceAgreement,MSA)规范中定义了光模块插拔功能脚ABS(Absent),如图1所示,其建议用MOD-DEF(0)作为识别光模块插拔的功能脚,这样在SFP光模块插入至光模块连接器的接口中的情况下,即在SFP光模块处于插入状态的情况下,SFP光模块可以通过MOD-DEF(0)引脚向光模块连接器输出信号,以使得光模块连接器可以识别该SFP光模块处于插入状态。
出于小型化要求,产品端口需要高密设计,本领域通常会使用CSFP光模块替代SFP光模块。然而,由于相较于SFP光模块的单通道设计而言,CSFP光模块采用了双通道设计,这样导致原接口信号定义发生变化。如图2所示,CSFP光模块的用于插拔识别功能的MOD-DEF(0)被占用,即MOD-DEF(0)变为了TD2-。如此,导致CSFP没有插拔功能脚,从而导致在CSFP光模块处于插入状态的情况下,CSFP光模块无法通过MOD-DEF(0)引脚向光模块连接器输出信号,进而导致光模块连接器无法识别CSFP光模块的插拔状态。
为了解决上述技术问题,本申请实施例提供一种模块连接装置。图3为本申请实施例提供的一种模块连接装置的结构示意图。如图3所示,该模块连接装置可以包括:目标引脚10,该目标引脚10的一端可与第一模块20连接;第一功能电路11,该第一功能电路11与目标引脚10连接,该第一功能电路11用于在目标引脚10的一端未与第一模块20连接的情况下,将目标引脚10的信号对应的电平设置为第一电平;处理模块12,目标引脚10的另一端还与处理模块12连接,该处理模块12,用于基于目标引脚10的信号对应的电平和第一电平,确定目标引脚10是否与第一模块20连接。
需要说明的是,图3中是以第一模块20处于拔出状态进行示意的。
在本申请的一些实施例中,上述模块连接装置具体可以为光模块连接器。当然,模块连接装置还可以为其他的连接装置,本申请实施例在此不作限定。
在本申请的一些实施例中,上述第一模块20具体可以为光模块。当然,第一模块20还可以为其他模块,本申请实施例在此不作限定。
在本申请的一些实施例中,上述目标引脚10的一端可与第一模块20的第一接地引脚连接。其中,该第一接地引脚具体可以为第一模块20的多个接地引脚中的任一个接地引脚。
可以理解,在第一模块20处于插入状态的情况下,目标引脚10的一端与第一模块20的第一接地引脚电性连接,在第一模块20处于拔出状态的情况下,目标引脚10的一端不与第一模块20的第一接地引脚电性连接。
举例说明,结合图3,如图4所示,目标引脚10的一端可与第一模块20的第一接地引脚(例如VEE引脚201)连接。在第一模块20处于插入状态的情况下,该目标引脚10的一端可以与第一模块20的VEE引脚201电性连接。在第一模块20处于拔出状态的情况下,目标引脚10的一端不与第一模块20的VEE引脚201电性连接。
需要说明的是,图4中是以第一模块20处于插入状态进行示意的。
如此可知,由于目标引脚10的一端可与第一模块的全部接地引脚中的第一接地引脚连接,以通过第一模块的第一接地引脚来识别第一模块的插拔状态,而无需通过第一模块的其他引脚来识别第一模块的插拔状态。这样,可以在通过第一模块的全部接地引脚中除第一接地引脚外的其他接地引脚来实现接地功能的同时,使得模块连接装置可以通过第一接地引脚识别第一模块的插拔状态,即可以避免因通过第一模块的其他功能引脚来识别第一模块的插拔状态,而导致其他功能引脚的功能缺失的情况的同时,使得模块连接装置可以识别第一模块的插拔状态。
在本申请的一些实施例中,上述第一功能电路11的数量可以为至少一个,该第一功能电路11具体可以将目标引脚的电平调高至第一电平,或者,第一功能电路11具体可以将目标引脚的电平调低至第一电平。可以理解,该第一电平可以为高电平或低电平。
需要说明的是,上述“高电平”可以理解为:电平值高于或等于第一预设值的电平,上述“低电平”可以理解为:电平值低于第二预设值的电平。其中,该第一预设值和第二预设值可以相同或不同。
可以理解,由于在模块连接装置处于工作状态的情况下,即在处理模块12处于上电状态的情况下,目标引脚10的电平会处于浮空状态,即该目标引脚10的电平会为随机值,这样可能会出现处理模块12无法基于目标引脚10的电平确定目标引脚10是否与第一模块20连接的问题。因此,为了解决上述问题,在第一模块20处于拔出状态的情况下,可以通过第一功能电路11将目标引脚10的电平调高或调低至特定的第一电平。这样在第一模块20的第一接地引脚与目标引脚10连接时,目标引脚10的当前电平会发生变化,即目标引脚10的当前电平不再为第一电平,从而处理模块12可以准确地识别确定目标引脚10与第一模块20连接。
示例性地,在第一模块20的第一接地引脚的电平低于第一电平的情况下,在第一模块20的第一接地引脚与目标引脚10连接时,第一模块20会拉低目标引脚20的当前电平,即目标引脚10的当前电平会低于第一电平,从而处理模块12可以准确地识别确定目标引脚10与第一模块20连接。
示例性地,在第一模块20的第一接地引脚的电平高于第一电平的情况下,在第一模块20的第一接地引脚与目标引脚10连接时,第一模块20会拉高目标引脚20的当前电平,即目标引脚10的当前电平会高于第一电平,从而处理模块12可以准确地识别确定目标引脚10与第一模块20连接。
在本申请的一些实施例中,上述处理模块12可以为以下任一项:中央处理器(Central Processing Unit,CPU)、微控制器(Micro ControllerUnit,MCU)、单片机、现场可编程门阵列(FieldProgrammable GateArray,FPGA)、复杂可编程逻辑器件(ComplexProgrammable Logic Device,CPLD)、扩展输入输出(IO)芯片、数字信号处理(DigitalSignal Processor,DSP)等。
在本申请的一些实施例中,处理模块12可以先在模块连接装置处于工作状态时,即在模块连接装置的处理模块12处于上电状态时,获取并存储第一电平,该第一电平可以理解为在第一模块20处于拔出状态时目标引脚10的电平。然后再根据目标引脚10输出的当前电平和第一电平,确定目标引脚10是否与第一模块20连接。可以理解,处理模块12无需实时检测目标引脚10的电平,因此,可以避免出现处理模块12的资源浪费的情况。
其中,在目标引脚10的当前电平与第一电平不匹配的情况下,处理模块12可以确定目标引脚10与第一模块20连接,即第一模块20处于插入状态;或者,在目标引脚10的当前电平与第一电平相匹配的情况下,处理模块12可以确定目标引脚10与第一模块20不连接,即第一模块20处于拔出状态。
需要说明的是,上述“相匹配”可以理解为:两者相同,或两者之间的差值小于或等于预设门限。
在本申请的一些实施例中,上述第一功能电路11可以设置于处理模块之外,或者,可以设置于处理模块之内。需要说明的是,图3中是以第一功能电路11设置于处理模块之外进行示意的。
在一种可能的实现方式中,结合图3,如图5所示,上述目标引脚10的另一端通过第一信号线13与处理模块12连接,该第一信号线13上包括第一连接节点131;其中,该第一功能电路11的一端与第一连接节点131连接。
可以理解,在此实现方式中,第一功能电路11设置于处理模块12之外。
其中,上述目标引脚10的信号输出端通过第一信号线13与处理模块12的信号输入端电性连接。
其中,上述第一连接节点131可以位于第一信号线13上的任意位置,该第一连接节点131与第一功能电路11的信号输入端连接。
如此可知,由于可以将第一功能电路设置在处理模块之外,并通过第一信号线将目标引脚、处理模块以及第一功能电路连接,即可以在不改造处理模块的结构的情况下,实现将目标引脚的电平设置为第一电平。因此,可以在减少对处理模块进行改造的成本的同时,使得模块连接装置可以识别第一模块的插拔状态。
在本申请的一些实施例中,上述第一功能电路11设置于处理模块12内。
如此可知,由于可能将第一功能电路设置于处理模块内,这样可以减少第一功能电路占用的空间的同时,实现将目标引脚的电平设置为第一电平,因此,可以在减小模块连接装置的尺寸的同时,使得模块连接装置可以识别第一模块的插拔状态。
下面将以三种不同的示例,举例说明第一功能电路11的具体结构。
在一种示例中,结合图3,如图6所示,上述第一功能电路包括:第一电阻111,该第一电阻111的一端与目标引脚10的另一端连接;第一电源112,该第一电源112与第一电阻111的另一端连接。
本示例中,第一电源112可以通过第一电阻111拉高目标引脚10的电平,以使得目标引脚10的电平为第一电平,即高电平,从而使得目标引脚10默认高电平。此外,在此示例中,第一模块20的第一接地引脚可以默认低电平。
可以理解,由于在模块连接装置处于工作状态的情况下,目标引脚10的电平会处于浮空状态,即该目标引脚10的电平会为随机值,这样可能会出现处理模块12无法基于目标引脚10的电平确定目标引脚10是否与第一模块20连接的问题。因此,为了解决上述问题,在第一模块20处于拔出状态的情况下,可以通过第一电源112和第一电阻111拉高目标引脚的电平至特定的第一电平。这样,在第一模块20的第一接地引脚默认低电平(该低电平低于第一电平)的情况下,在第一模块20的第一接地引脚与目标引脚10连接时,第一模块20会拉低目标引脚10的当前电平,即目标引脚10的当前电平会低于第一电平,从而处理模块12可以准确地识别确定目标引脚10与第一模块20连接。
如此可知,由于可以将第一功能电路设置为相互连接的第一电源和第一电阻,这样第一电源可以通过第一电阻拉高目标引脚的电平,以使得目标引脚的电平为特定的第一电平。从而处理模块可以基于该第一电平和目标引脚的当前电平,准确地目标引脚是否与第一模块连接,进而使得处理模块可以准确地识别第一模块的插拔状态。
在本申请的一些实施例中,结合图6,如图7所示,上述模块连接装置还包括:至少一个第一滤波电容14,该第一滤波电容14的一端与第一电源112连接,该第一滤波电容14的另一端接地。
需要说明的是,图7中是以至少一个第一滤波电容14为两个第一滤波电容14进行示意的。
可以理解,每个第一滤波电容14的一端与第一电源112连接,且每个第一滤波电容14的另一端接地。
本申请实施例中,由于可能会出现第一电源112输出干扰杂波的情况,因此,可以将至少一个第一滤波电容14与第一电源112连接,这样可以通过至少一个第一滤波电容14的滤波功能,过滤第一电源112输出的干扰杂波。
如此可知,由于可以将至少一个第一滤波电容与第一电源连接,这样可以通过至少一个第一滤波电容过滤第一电源输出的干扰杂波,因此,可以避免因第一电源输出的干扰杂波的干扰,而导致处理模块无法准确识别第一模块的插拔状态的情况。
在另一种示例中,结合图3,如图8所示,上述第一功能电路11包括:第二电阻113,该第二电阻113的一端与目标引脚10的另一端连接,该第二电阻113的另一端接地。
本示例中,可以通过第二电阻113接地来拉低目标引脚10的电平,以使得目标引脚10的电平为第一电平,即低电平,从而使得目标引脚10默认低电平。此外,在此示例中,第一模块20的第一接地引脚默认高电平。
可以理解,由于在模块连接装置处于工作状态的情况下,目标引脚10的电平会处于浮空状态,即该目标引脚10的电平会为随机值,这样可能会出现处理模块12无法基于目标引脚10的电平确定目标引脚10是否与第一模块20连接的问题。因此,为了解决上述问题,在第一模块20处于拔出状态的情况下,可以通过一端接地的第二电阻113将目标引脚的电平拉低至特定的第一电平。这样在第一模块20的第一接地引脚默认高电平(该高电平高于第一电平)的情况下,在第一模块20的第一接地引脚与目标引脚10连接时,第一模块20会拉高目标引脚10的当前电平,即目标引脚10的当前电平会高于第一电平,从而处理模块12可以准确地识别确定目标引脚10与第一模块20连接。
如此可知,由于可以将第一功能电路设置为一端接地的第二电阻,以通过接地的第二电阻拉低目标引脚的电平,以使得目标引脚的电平为特定的第一电平,即仅通过较少的电路元件便可以使得目标引脚的电平为特定的第一电平。这样处理模块可以基于该第一电平和目标引脚的当前电平,准确地判断目标引脚是否与第一模块连接的同时,减少第一功能电路的成本。因此,处理模块可以在准确地识别第一模块的插拔状态的同时,减少模块连接装置的成本。
在又一种示例中,结合图6,如图9所示,上述第一功能电路11还包括:第二电阻113,该第二电阻113的一端与目标引脚10的另一端连接,该第二电阻113的另一端接地。
如此可知,由于可以将第一功能电路设置为相互连接的第一电源和第一电阻,以及一端接地的第二电阻,这样可以通过第一电源和第一电阻拉高目标引脚的电平,并通过第二电阻拉低目标引脚的电平,以使得目标引脚的电平可以为用户需求的特定电平,从而提高调整目标引脚的电平的灵活性。
本申请实施例提供一种模块连接装置,该模块连接装置包括一端可与第一模块连接的目标引脚、与目标引脚连接的第一功能电路以及与目标引脚的另一端连接的处理模块,该第一功能电路用于在目标引脚的一端未与第一模块连接的情况下,将目标引脚的电平设置为第一电平。其中,该处理模块,用于基于目标引脚的当前电平和第一电平,确定目标引脚是否与第一模块连接。即,在第一模块插入至模块连接装置中的情况下,该目标引脚的一端会与第一模块连接,这样会导致目标引脚的电平发生变化,而不再为第一电平。因此,处理模块可以基于目标引脚的当前电平是否为第一电平,准确地确定出目标引脚的一端是否与第一模块连接,从而准确地确定出第一模块是否处于插入状态,如此,解决了模块连接装置无法识别第一模块的插拔状态的问题。
并且,由于本申请实施例仅需要将目标引脚设置为检测第一模块的插拔状态的引脚,且仅需要增设第一功能电路,便可以解决模块连接装置无法识别第一模块的插拔状态的问题,而无需修改光笼子或模块连接装置的其他部分,因此,可以避免模块连接装置的成本上升较大的缺陷。同时,由于无需修改光模块,因此可以避免因定制光模块而导致成本上升较大的缺陷。
当然,为了进一步避免因第一模块20插入而导致处理模块12接收的信号发生波动的情况,还可以在第一信号线13上设置其他电路元件,下面将举例说明。
在本申请的一些实施例中,结合图3,如图10所示,上述目标引脚10的另一端通过第一信号线13与处理模块12连接;上述模块连接装置还包括:第三电阻15,该第三电阻15设置于第一信号线13上。
其中,该第三电阻15可以设置于第一信号线13上的任意位置。
如此可知,由于可以在目标引脚的另一端和处理模块之间串联第三电阻,这样可以通过第三电阻的分压功能,来降低因第一模块插入而导致处理模块接收的信号发生波动的情况,因此,可以降低插入第一模块对处理模块的影响。
在本申请的一些实施例中,上述目标引脚10的另一端通过第一信号线13与处理模块12连接,该第一信号线13上包括第二连接节点;上述模块连接装置还包括:滤波电路,该滤波电路的一端与第二连接节点连接。
其中,第二连接节点可以设置于第一信号线13上的任意位置。
在一种示例中,在模块连接装置包括第三电阻15的情况下,该第二连接节点可以设置于第三电阻15的贴近目标引脚10的一侧,或者,可以设置于第三电阻15的贴近处理模块12的一侧。
如此可知,由于可以在目标引脚和处理模块之间连接滤波电路,这样在第一模块与目标引脚连接之后,可以通过滤波电路来过滤第一模块输出的信号的杂波,从而使得处理模块可以准确地处理第一模块输出的信号。
在本申请的一些实施例中,上述滤波电路包括:第二滤波电容,该第二滤波电容的一端与第二连接节点连接,该第二滤波电容的另一端接地。
举例说明,结合图3,如图11所示,目标引脚10的另一端通过第一信号线13与处理模块12连接,该第一信号线13上包括第二连接节点132,上述模块连接装置还包括第二滤波电容16,该第二滤波电容16的一端与第二连接节点132连接,该第二滤波电容16的另一端接地。
举例说明,结合图10,如图12所示,在第一信号线13上包括第二连接节点132,上述模块连接装置还包括第二滤波电容16,该第二滤波电容16的一端与第二连接节点132连接,该第二滤波电容16的另一端接地。
如此可知,由于可以将滤波电路设置为一端接地的第二滤波电容,以通过该第二滤波电容的分压功能过滤第一模块输出的信号的杂波,即仅通过较少的电路元件便可以过滤第一模块输出的信号的杂波,这样可以在使得处理模块可以准确地处理第一模块输出的信号的同时,减少滤波电路的成本。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可以通过其他的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是一个物理单元或多个物理单元,即可以位于一个地方,或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种模块连接装置,其特征在于,包括:
目标引脚,所述目标引脚的一端可与第一模块连接;
第一功能电路,所述第一功能电路与所述目标引脚连接,所述第一功能电路用于在所述目标引脚的一端未与所述第一模块连接的情况下,将所述目标引脚的电平设置为第一电平;
处理模块,所述目标引脚的另一端还与所述处理模块连接,所述处理模块,用于基于所述目标引脚的当前电平和所述第一电平,确定所述目标引脚是否与所述第一模块连接。
2.根据权利要求1所述的模块连接装置,其特征在于,所述目标引脚的另一端通过第一信号线与所述处理模块连接,所述第一信号线上包括第一连接节点;
其中,所述第一功能电路的一端与所述第一连接节点连接。
3.根据权利要求1所述的模块连接装置,其特征在于,所述第一功能电路设置于所述处理模块内。
4.根据权利要求1所述的模块连接装置,其特征在于,所述第一功能电路包括:
第一电阻,所述第一电阻的一端与所述目标引脚的另一端连接;
第一电源,所述第一电源与所述第一电阻的另一端连接。
5.根据权利要求4所述的模块连接装置,其特征在于,所述模块连接装置还包括:
至少一个第一滤波电容,所述第一滤波电容的一端与所述第一电源连接,所述第一滤波电容的另一端接地。
6.根据权利要求1或4所述的模块连接装置,其特征在于,所述第一功能电路包括:
第二电阻,所述第二电阻的一端与所述目标引脚的另一端连接,所述第二电阻的另一端接地。
7.根据权利要求1所述的模块连接装置,其特征在于,所述目标引脚的另一端通过第一信号线与所述处理模块连接;所述模块连接装置还包括:
第三电阻,所述第三电阻设置于所述第一信号线上。
8.根据权利要求1或7所述的模块连接装置,其特征在于,所述目标引脚的另一端通过第一信号线与所述处理模块连接,所述第一信号线上包括第二连接节点;所述模块连接装置还包括:
滤波电路,所述滤波电路的一端与所述第二连接节点连接。
9.根据权利要求8所述的模块连接装置,其特征在于,所述滤波电路包括:
第二滤波电容,所述第二滤波电容的一端与所述第二连接节点连接,所述第二滤波电容的另一端接地。
10.根据权利要求1所述的模块连接装置,其特征在于,所述目标引脚的一端可与所述第一模块的第一接地引脚连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322935780.6U CN221124938U (zh) | 2023-10-31 | 2023-10-31 | 模块连接装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322935780.6U CN221124938U (zh) | 2023-10-31 | 2023-10-31 | 模块连接装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221124938U true CN221124938U (zh) | 2024-06-11 |
Family
ID=91363884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322935780.6U Active CN221124938U (zh) | 2023-10-31 | 2023-10-31 | 模块连接装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221124938U (zh) |
-
2023
- 2023-10-31 CN CN202322935780.6U patent/CN221124938U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202797544U (zh) | 有源电缆、电缆组件和电子设备 | |
US8234416B2 (en) | Apparatus interoperable with backward compatible optical USB device | |
US8712196B2 (en) | Optical cable plug-in detection | |
CN102045112B (zh) | 光学通用串行总线装置及其操作方法 | |
US20100164523A1 (en) | System for testing connections of two connectors | |
US20210157763A1 (en) | Compactflash express (cfx) adapters | |
CN114513254B (zh) | 一种可动态改变传输方向的高速光电传输系统及线缆 | |
US8976510B2 (en) | Cable assembly and electronic device | |
CN211239961U (zh) | 插卡式视频处理设备和显示系统 | |
WO2016082095A1 (en) | Dc level detection circuit between high speed signal line connecting ports, system including the circuit, and methods of making and using the same | |
CN111930657A (zh) | 连接电路、连接电路的控制方法和连接设备 | |
CN221124938U (zh) | 模块连接装置 | |
WO2022042199A1 (zh) | 接口电路、接口电路的保护方法及终端设备 | |
CN102185193A (zh) | 电连接装置 | |
CN109478174B (zh) | 用于可逆接口的开关 | |
KR20200042400A (ko) | 외부 전기 커넥터 및 컴퓨터 시스템 | |
CN111984569A (zh) | 接口切换电路及应用所述接口切换电路的电子装置 | |
CN210488537U (zh) | 一种基于type-c接口的数据传输电路、装置和电子设备 | |
CN111131087B (zh) | 一种以太网物理层信号的传输系统及信号传输方法 | |
CN212659292U (zh) | 显示屏控制器和显示控制系统 | |
US20150052274A1 (en) | All-in-one sata interface storage device | |
CN214101557U (zh) | 一种ci卡转接板及电视机 | |
CN102929336A (zh) | 接口装置 | |
CN111131088B (zh) | 一种插卡式接口板和插卡式设备 | |
CN220271894U (zh) | 一种接口控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |