CN220857952U - 用于吸顶屏的半桥驱动以及电流采样电路 - Google Patents
用于吸顶屏的半桥驱动以及电流采样电路 Download PDFInfo
- Publication number
- CN220857952U CN220857952U CN202322612956.4U CN202322612956U CN220857952U CN 220857952 U CN220857952 U CN 220857952U CN 202322612956 U CN202322612956 U CN 202322612956U CN 220857952 U CN220857952 U CN 220857952U
- Authority
- CN
- China
- Prior art keywords
- resistor
- capacitor
- driving
- power supply
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 90
- 230000003044 adaptive effect Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 385
- 230000005669 field effect Effects 0.000 claims description 105
- 102100025851 Acyl-coenzyme A thioesterase 2, mitochondrial Human genes 0.000 claims description 2
- 101100107935 Homo sapiens ACOT2 gene Proteins 0.000 claims description 2
- 101100107938 Mus musculus Acot3 gene Proteins 0.000 claims description 2
- 101100189632 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PTC6 gene Proteins 0.000 claims description 2
- 102100037432 Synapse-associated protein 1 Human genes 0.000 claims description 2
- 101710179402 Synapse-associated protein 1 Proteins 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 30
- 238000006243 chemical reaction Methods 0.000 description 24
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 19
- 238000001514 detection method Methods 0.000 description 16
- 239000003381 stabilizer Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 11
- 101001135344 Homo sapiens Polypyrimidine tract-binding protein 1 Proteins 0.000 description 7
- 102100033073 Polypyrimidine tract-binding protein 1 Human genes 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 101000599105 Arabidopsis thaliana Outer envelope pore protein 16-1, chloroplastic Proteins 0.000 description 3
- 102100038077 CD226 antigen Human genes 0.000 description 3
- 101000884298 Homo sapiens CD226 antigen Proteins 0.000 description 3
- 101000670986 Homo sapiens Symplekin Proteins 0.000 description 3
- 102100036894 Protein patched homolog 2 Human genes 0.000 description 3
- 101710161395 Protein patched homolog 2 Proteins 0.000 description 3
- 102100034033 Alpha-adducin Human genes 0.000 description 2
- 102100024348 Beta-adducin Human genes 0.000 description 2
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 2
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 2
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 2
- 101100243745 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ptb1 gene Proteins 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 102100025848 Acyl-coenzyme A thioesterase 8 Human genes 0.000 description 1
- 101000720381 Homo sapiens Acyl-coenzyme A thioesterase 8 Proteins 0.000 description 1
- 101000974343 Homo sapiens Nuclear receptor coactivator 4 Proteins 0.000 description 1
- 102100022927 Nuclear receptor coactivator 4 Human genes 0.000 description 1
- 101100299489 Oryza sativa subsp. japonica PTD gene Proteins 0.000 description 1
- 101100136621 Petunia hybrida PT4 gene Proteins 0.000 description 1
- 102100028680 Protein patched homolog 1 Human genes 0.000 description 1
- 101710161390 Protein patched homolog 1 Proteins 0.000 description 1
- 101100189627 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PTC5 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- RVRCFVVLDHTFFA-UHFFFAOYSA-N heptasodium;tungsten;nonatriacontahydrate Chemical compound O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.[Na+].[Na+].[Na+].[Na+].[Na+].[Na+].[Na+].[W].[W].[W].[W].[W].[W].[W].[W].[W].[W].[W] RVRCFVVLDHTFFA-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
本实用新型提出了一种用于吸顶屏的半桥驱动以及电流采样电路,包括电源模块、三相预驱动模块、电机驱动模块和电流采样模块;电源模块分别与三相预驱动模块、电机驱动模块和电流采样模块相连,为三相预驱动模块、电机驱动模块和电流采样模块提供相适应的电源;三相预驱动模块的驱动端和电机驱动模块的驱动端分别与驱动电机相连,电流采样模块的采样端与电机驱动模块的采样端相连。本实用新型能够实现对三相驱动电机进行驱动和电流采集,增强三相驱动电机的安全。
Description
技术领域
本实用新型涉及一种驱动电机技术领域,特别是涉及一种用于吸顶屏的半桥驱动以及电流采样电路
背景技术
市场上的电机驱动电路,基本都是采用继电器来设计的,由于继电器体积大,不利于集成电路的小型化安装,并且继电器为触点接通,经常使用会容易损坏,这就使得电机驱动电路有一定的寿命限制。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题,特别创新地提出了一种用于吸顶屏的半桥驱动以及电流采样电路。
为了实现本实用新型的上述目的,本实用新型提供了包括电源模块、三相预驱动模块、电机驱动模块和电流采样模块;
电源模块分别与三相预驱动模块、电机驱动模块和电流采样模块相连,为三相预驱动模块、电机驱动模块和电流采样模块提供相适应的电源;
三相预驱动模块的驱动端和电机驱动模块的驱动端分别与驱动电机相连,电流采样模块的采样端与电机驱动模块的采样端相连;
控制器模块实现对三相预驱动模块、电机驱动模块和电流采样模块进行信号采集和控制。
综上所述,由于采用了上述技术方案,本实用新型能够实现对三相驱动电机进行驱动和电流采集,增强三相驱动电机的安全。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本实用新型连接示意框图。
图2是本实用新型电源模块部分电路和第二电压转换模块电路连接示意图。
图3是本实用新型第三电压转换模块电路连接示意图。
图4是本实用新型第四电压转换模块电路连接示意图。
图5是本实用新型第五电压转换模块电路连接示意图。
图6是本实用新型第六电压转换模块电路连接示意图。
图7是本实用新型第七电压转换模块电路连接示意图。
图8是本实用新型第八电压转换模块电路连接示意图。
图9是本实用新型第九电压转换模块电路连接示意图。
图10是本实用新型第十电压转换模块和第十一电压转换模块电路连接示意图。
图11是本实用新型电源模块部分电路和第十二电压转换模块电路连接示意图。
图12是本实用新型电源模块部分电路连接示意图。
图13是本实用新型电源模块部分电路连接示意图。
图14是本实用新型唤醒模块电路连接示意图。
图15是本实用新型电压采样模块部分电路连接示意图。
图16是本实用新型电压采样模块部分电路连接示意图。
图17是本实用新型按键模块电路连接示意图。
图18是本实用新型CAN通讯模块电路连接示意图。
图19是本实用新型解串器模块部分电路连接示意图。
图20是本实用新型解串器模块部分电路连接示意图。
图21是本实用新型解串器模块部分电路连接示意图。
图22是本实用新型TFT屏接口J2模块电路连接示意图。
图23是本实用新型控制器模块部分电路连接示意图。
图24是本实用新型控制器模块部分电路连接示意图。
图25是本实用新型控制器模块部分电路连接示意图。
图26是本实用新型屏幕背光模块电路连接示意图。
图27是本实用新型三相预驱动模块电路连接示意图。
图28是本实用新型接口J1模块电路连接示意图。
图29是本实用新型电机驱动模块电路连接示意图。
图30是本实用新型电流采样模块电路连接示意图。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
本实用新型提供了一种用于吸顶屏的半桥驱动以及电流采样电路,如图1~30所示,包括电源模块(第一电压转换模块)、三相预驱动模块、电机驱动模块和电流采样模块;
电源模块分别与三相预驱动模块、电机驱动模块和电流采样模块相连,为三相预驱动模块、电机驱动模块和电流采样模块提供相适应的电源;
三相预驱动模块的驱动端和电机驱动模块的驱动端分别与驱动电机相连,电流采样模块的采样端与电机驱动模块的采样端相连;
控制器模块实现对三相预驱动模块、电机驱动模块和电流采样模块进行信号采集和控制。
在本实用新型的一种优选实施方式中,如图2所示,电源模块包括:接口J3的电源输出端与电容C64的第一端相连,电容C64的第二端与电容C65的第一端相连,电容C65的第二端与电源地相连,接口J3的电源输出端输出电源BATTERY。通过接口J3与车载电池的电源输出端相连,将接口J3的电源输出端输出的车载电池电源经串联的电容C64和电容C65后输出稳定的电源BATTERY。
如图3所示,二极管D13的正极与电源BATTERY相连,二极管D13的负极与电容C113的第一端、电容C114的第一端相连,电容C113的第二端、电容C114的第二端与电源地相连,二极管D13的负极输出电源+VBAT2。将电源BATTERY经二极管D13后,再经电容C113和电容C114滤波后得到稳定的电源+VBAT2输出,其中二极管D13能够起到防反接的作用,保护后续电路安全。
如图4所示,电容C123的第一端与电源+VBAT2相连,电容C123的第二端与电源地相连,线性稳压器U9的电源端VIN和线性稳压器U9的使能端EN与电源+VBAT2相连,线性稳压器U9的电源输出端VOUT输出电源VCC_5V,线性稳压器U9的电源输出端VOUT与电容C124的第一端相连,电容C124的第二端与电源地相连,线性稳压器U9的电源地端GND与电源地相连。将输入的电源+VBAT2利用线性稳压器U9转换为稳定的电源VCC_5V,可以为CAN通讯模块提供电源。
如图5所示,三极管Q7的发射极与电源VCC_5V相连,电阻R145的第一端与电源VCC_5V相连,R145的第二端与三极管Q7的基极相连,三极管Q7的集电极输出电源PWR_SOR,三极管Q7的基极与电阻R144的第一端相连,电阻R144的第二端与三极管Q6的集电极相连,三极管Q6的发射极与电源地相连,三极管Q6的基极与电阻R141的第一端相连,电阻R141的第二端与电源地相连,三极管Q6的基极与电阻R142的第一端相连,电阻R142的第二端与控制器U6的控制端PTB4相连。当控制器U6的控制端PTB4向三极管Q6的基极输入截止电平,三极管Q6处于截止状态,此时三极管Q7的发射极与三极管Q7的发射极电势相等,三极管Q7的集电极无电源输出;当控制器U6的控制端PTB4向三极管Q6的基极输入导通电平,三极管Q6处于导通状态,此时三极管Q7的基极电压被拉低,三极管Q7处于导通状态,三极管Q7的集电极输出电源PWR_SOR,为电流采样模块提供采样电源。
在本实用新型的一种优选实施方式中,如图2所示,第二电压转换模块包括:场效应管Q17的漏极与电源BATTERY相连,场效应管Q17的栅极分别与电阻R99的第一端、电阻R100的第一端、二极管D8的正极、电容C91的第一端相连,电阻R99的第二端与电源地相连,场效应管Q17的源极分别与电阻R100的第二端、二极管D8的负极、电容C91的第二端相连,场效应管Q17的源极还与电容C117的第一端相连,电容C117的第二端与电源地相连,场效应管Q17的源极与电感L3的第一端相连,电感L3的第二端与电容C70的第一端、电容C62的第一端相连,电容C70的第二端、C62的第二端与电源地相连,电感L3的第二端输出电源+VBATT。电源BATTERY经场效应管Q17的体二极管输出电压,该场效应管Q17不仅能起到防反接,保护后续电路的安全,还基本上没有压降,使其输入电压等于输出电压,输出的电压经电阻R99和电阻R100分压后为场效应管Q17的栅极提供导通电平,场效应管Q17导通,此时场效应管Q17的源极输出持续的电压,该电压经电容C117和电容C70以及电感L3构成的π型滤波电路进行滤波,输出电源+VBATT;电源+VBATT为屏幕背光模块提供电源,为三相预驱动模块提供电源,为电机驱动模块提供电源。
在本实用新型的一种优选实施方式中,如图6所示,第三电压转换模块包括:三极管Q11的发射极与电源+VBATT相连,电容C102的第一端与电源+VBATT相连,电阻R140的第一端与电源+VBATT相连,电容C102的第二端和电阻R140的第二端均与三极管Q11的基极相连,三极管Q11的集电极输出电源PWR_KEY,三极管Q11的基极与电阻R139的第一端相连,电阻R139的第二端与三极管Q10的集电极相连,三极管Q10的发射极与电源地相连,三极管Q10的基极与R136的第一端相连,R136的第二端与电源地相连,三极管Q10的基极与电阻R137的第一端相连,电阻R137的第二端与控制器U6的控制端PTC2相连。当控制器U6的控制端PTC2向三极管Q10的基极输入截止电平,三极管Q10处于截止状态,此时三极管Q11的基极与三极管Q10的发射极电势相等,三极管Q10的集电极无电源输出;当控制器U6的控制端PTC2向三极管Q10的基极输入导通电平,三极管Q10处于导通状态,此时三极管Q11的基极电压被拉低,三极管Q11处于导通状态,三极管Q10的集电极输出电源PWR_KEY,为按键模块提供电源PWR_KEY。
在本实用新型的一种优选实施方式中,如图7所示,第四电压转换模块包括:电阻R115的第一端与电源+VBATT相连,电阻R115的第二端与电容C53的第一端、电容C58的第一端、电容C54的第一端相连,电容C53的第二端、电容C58的第二端、电容C54的第二端与电源地相连,电阻R115的第二端与DCDC降压变换器U2的电源端VIN相连,DCDC降压变换器U2的自举电容端BOOT与电阻R52的第一端相连,电阻R52的第二端与电容C48的第一端相连,电容C48的第二端与DCDC降压变换器U2的输出端SW相连,DCDC降压变换器U2的输出端SW与电感L6的第一端相连,电感L6的第二端与电容C49的第一端、电容C50的第一端、电容C51的第一端、电容C52的第一端相连,电容C49的第二端、电容C50的第二端、电容C51的第二端、电容C52的第二端与电源地相连,电感L6的第二端输出电源+3.3VSW,电感L6的第二端与电阻R62的第一端相连,电阻R62的第二端与电阻R61的第一端相连,电阻R61的第二端与电阻R63的第一端和DCDC降压变换器U2的反馈端FB相连,电阻R63的第二端与电源地相连,DCDC降压变换器U2的使能端EN与控制器U6的控制端PTD16相连,DCDC降压变换器U2的使能端EN与电阻R11的第一端相连,电阻R11的第二端与电源地相连,DCDC降压变换器U2的时钟频率端RT/CLK与电阻R51的第一端相连,电阻R51的第二端与电源地相连,DCDC降压变换器U2的散热端EPGND与DCDC降压变换器U2的散热垫子相接触,DCDC降压变换器U2的电源地端GND与电源地相连,DCDC降压变换器U2的软启动端SOFT-START分别与电容C56的第一端和电容C92的第一端相连,电容C92的第二端与电阻R101的第一端相连,电阻R101的第二端和电容C56的第二端分别与电源地相连。当需要输出电源+3.3VSW时,控制器U6的控制端PTD16向DCDC降压变换器U2的使能端EN输入高电平,使其DCDC降压变换器U2使能工作,将输入的电源+VBATT通过DCDC降压变换器U2转换为稳定的电源+3.3VSW进行输出,还可以在电感L6的第二端连接电阻R65,电阻R65输出电源+3.3V_MCU,为控制器模块提供电源;为了不让DCDC降压变换器U2输出电源,此时控制器U6的控制端PTD16向DCDC降压变换器U2的使能端EN输入低电平,使其DCDC降压变换器U2不工作,DCDC降压变换器U2无电源输出。
在本实用新型的一种优选实施方式中,如图8所示,第五电压转换模块包括:电容C69的第一端与电源+3.3VSW相连,电容C69的第二端与电源地相连,电阻R74的第一端与电源+3.3VSW相连,电阻R74的第二端与正电压调节器U4的使能端EN相连,电阻R74的第二端与电阻R72的第一端相连,电阻R72的第二端与电源地相连,正电压调节器U4的电源输入端VIN与电源+3.3VSW相连,正电压调节器U4的输出端VOUT与电阻R75的第一端相连,电阻R75的第二端与正电压调节器U4的调节端ADJ相连,电阻R75的第二端与电阻R76的第一端相连,电阻R76的第二端与电源地相连,正电压调节器U4的电源输出端VOUT与电容C68的第一端相连,电容C68的第二端与电源地相连,正电压调节器U4的电源输出端VOUT输出电源+1.8VSW。将输入的电源+3.3VSW通过正电压调节器U4转换为稳定的电源+1.8VSW进行输出。
在本实用新型的一种优选实施方式中,如图9所示,第六电压转换模块包括:电容C24的第一端与电源+3.3VSW相连,电容C24的第二端与电源地相连,电阻R26的第一端与电源+3.3VSW相连,电阻R26的第二端与正电压调节器U10的使能端EN相连,电阻R26的第二端与电阻R31的第一端相连,电阻R31的第二端与电源地相连,正电压调节器U10的电源输入端VIN与电源+3.3VSW相连,正电压调节器U10的电源输出端VOUT与电阻R30的第一端相连,电阻R30的第二端与正电压调节器U10的调节端ADJ相连,电阻R30的第二端与电阻R27的第一端相连,电阻R27的第二端与电源地相连,正电压调节器U10的电源输出端VOUT与电容C29的第一端相连,电容C29的第二端与电源地相连,正电压调节器U10的电源输出端VOUT输出电源+1.0VSW。将输入的电源+3.3VSW通过正电压调节器U10转换为稳定的电源+1.0VSW进行输出。
在本实用新型的一种优选实施方式中,如图10所示,第七电压转换模块包括:电感L8的第一端与电源+3.3VSW相连,电感L8的第二端与电容C36的第一端、电容C37的第一端、电容C38的第一端、电容C35的第一端相连,电容C36的第二端、电容C37的第二端、电容C38的第二端、电容C35的第二端与电源地相连,电感L8的第二端输出电源VDDIO。将输入的电源+3.3VSW通过电容C38和电感L8构成的L型滤波电路进行滤波后输出稳定的电源VDDIO,为解串器模块提供电源。
在本实用新型的一种优选实施方式中,如图11所示,第八电压转换模块包括:场效应管Q5的源极与电源+3.3VSW相连,场效应管Q5的漏极与电阻R81的第一端相连,电阻R81的第二端与电源地相连,场效应管Q5的漏极输出电源+3.3V_TFT,电容C45的第一端和电阻R80的第一端与电源+3.3VSW相连,电容C45的第二端和电阻R80的第二端与场效应管Q5的栅极相连,场效应管Q5的栅极与电阻R79的第一端相连,电阻R79的第二端与三极管Q4的集电极相连,三极管Q4的发射极与电源地相连,三极管Q4的基极与电阻R78的第一端相连,电阻R78的第二端与电源地相连,三极管Q4的基极与电阻R77的第一端相连,电阻R77的第二端与控制器U6的控制端PTC15相连。当控制器U6的控制端PTC15向三极管Q4的基极输入截止电平,三极管Q4处于截止状态,此时场效应管Q5的栅极与场效应管Q5的源极电势相等,场效应管Q5的漏极无电源输出;当控制器U6的控制端PTC15向三极管Q4的基极输入导通电平,三极管Q4处于导通状态,此时场效应管Q5的栅极电压被拉低,场效应管Q5处于导通状态,场效应管Q5的漏极输出电源+3.3V_TFT,为TFT屏接口J2模块提供电源+3.3V_TFT。
在本实用新型的一种优选实施方式中,如图12所示,第九电压转换模块包括:电感L1的第一端与电源+1.8VSW相连,电感L1的第二端与电容C19的第一端、电容C20的第一端、电容C21的第一端、电容C22的第一端、电容C27的第一端、电容C28的第一端相连,电容C19的第二端、电容C20的第二端、电容C21的第二端、电容C22的第二端、电容C27的第二端、电容C28的第二端与电源地相连,电感L1的第二端输出电源VDD18。将输入的电源+1.8VSW通过电感L1和电容C61构成的L型滤波电路进行滤波后输出稳定的电源VDD18,为解串器模块提供电源。
在本实用新型的一种优选实施方式中,如图13所示,第十电压转换模块包括:电感L2的第一端与电源+1.0VSW相连,电感L2的第二端与电容C23的第一端、电容C26的第一端、电容C97的第一端、电容C25的第一端相连,电容C23的第二端、电容C26的第二端、电容C97的第二端、电容C25的第二端与电源地相连,电感L2的第二端输出电源VDDA。将输入的电源+1.0VSW通过电感L2和电容C23构成的L型滤波电路进行滤波后输出稳定的电源VDDA,为控制器模块提供模拟电源。
在本实用新型的一种优选实施方式中,如图13所示,第十一电压转换模块包括:电感L14的第一端与电源+1.0VSW相连,电感L14的第二端与电容C13的第一端、电容C14的第一端、电容C15的第一端、电容C18的第一端相连,电容C13的第二端、电容C14的第二端、电容C15的第二端、电容C18的第二端与电源地相连,电感L14的第二端输出电源VDDD。将输入的电源+1.0VSW通过电感L14和电容C18构成的L型滤波电路进行滤波后输出稳定的电源VDDD,为控制器模块提供数字电源,控制器U6的数字电源端VDDD与电源VDDD相连。
在本实用新型的一种优选实施方式中,如图3所示,第十二电压转换模块包括:线性稳压器U5的电源端VIN与电源+VBAT2相连,线性稳压器U5的电源输出端VOUT与电容C115的第一端相连,电容C115的第二端与电源地相连,线性稳压器U5的电源输出端VOUT输出电源+3.3V_MCU,线性稳压器U5的电源端VIN与电阻R33的第一端相连,电阻R33的第二端与线性稳压器U5的使能端EN相连,线性稳压器U5的电源地端GND与电源地相连。将输入的电源+VBAT2利用线性稳压器U5转换为稳定的电源+3.3V_MCU,为控制器模块提供电源,为唤醒模块提供唤醒信号。
其中,第十二电压转换模块也可以是以下电路连接:线性稳压器U5的电源端VIN与电源+VBAT2相连,线性稳压器U5的电源输出端VOUT与电容C115的第一端相连,电容C115的第二端与电源地相连,线性稳压器U5的电源输出端VOUT输出电源+3.3V_MCU,线性稳压器U5的使能端EN分别与电阻R143的第一端、电阻R165的第一端和电容C116的第一端相连,电阻R165的第二端和电容C116的第二端分别与电源地相连,电阻R143的第二端与二极管D3的负极相连,线性稳压器U5的电源地端GND与电源地相连。通过二极管D3的负极输出唤醒电平信号,使其线性稳压器U5的使能端EN为高电平,线性稳压器U5工作,将输入的电源+VBAT2利用线性稳压器U5转换为稳定的电源+3.3V_MCU,为控制器模块提供电源,为唤醒模块提供唤醒信号。
在本实用新型的一种优选实施方式中,如图14所示,唤醒模块包括:电阻R58的第一端与电源+3.3V_MCU相连,电阻R58的第二端与三极管Q1的集电极相连,三极管Q1的集电极与电阻R132的第一端相连,电阻R132的第二端与控制器U6的唤醒端PTD5相连,三极管Q1的发射极与电源地相连,三极管Q1的基极与电容C61的第一端和电阻R56的第一端相连,电容C61的第二端和电阻R56的第二端均与电源地相连,三极管Q1的基极与电阻R73的第一端相连,电阻R73的第二端与二极管D3的负极相连,二极管D3的正极与接口J3的唤醒端相连,二极管D3的正极与电容C66的第一端相连,电容C66的第二端与电源地相连,电阻R73的第二端与电阻R59的第一端相连,电阻R59的第二端与电阻R60的第一端和电容C59的第一端相连,电阻R60的第二端和电容C59的第二端均与电源地相连,电阻R59的第二端与控制器U6的唤醒信号监控端PTC1相连。通过接口J3的唤醒端输出唤醒信号(该唤醒信号可以为点火信号或其他的唤醒信号,例如车载控制发送过来的唤醒信号),为点火信号时,通过电阻R73和电阻R56分压为三极管Q1提供导通电平,此时三极管Q1导通,输入控制器U6的唤醒端PTD5的电平为低电平,这时控制器U6被唤醒;三极管Q1的基极为截止电平时,三极管Q1处于截止状态,输入控制器U6的唤醒端PTD5的电平为高电平。另外接口J3的唤醒端输出唤醒信号后,唤醒信号经二极管D3可以起到防反接的作用,再利用电阻R59和电阻R60实现分压,通过控制器U6的唤醒信号监控端PTC1采集点火信号是否异常。
在本实用新型的一种优选实施方式中,如图15和16所示,电压采样模块包括:三极管Q2的发射极与电源BATTERY相连,三极管Q2的集电极与电阻R67的第一端相连,电阻R67的第二端与电阻R68的第一端和电容C67的第一端相连,电阻R68的第二端和电容C67的第二端均与电源地相连,电阻R68的第二端与控制器U6的电压采样端PTC0相连,电阻R71的第一端与电源BATTERY相连,电阻R71的第二端与三极管Q2的基极相连,电阻R71的第二端与电阻R66的第一端相连,电阻R66的第二端与三极管Q3的集电极相连,三极管Q3的发射极与电源地相连,三极管Q3的基极与电阻R70的第一端相连,电阻R70的第二端与电源地相连,三极管Q3的基极与电阻R69的第一端相连,电阻R69的第二端与控制器U6的电压采样控制端PTC16相连;
三极管Q16的发射极与电源+VBATT相连,三极管Q16的集电极与电阻R217的第一端相连,电阻R217的第二端与电阻R216的第一端和电容C141的第一端相连,电阻R216的第二端和电容C141的第二端均与电源地相连,电阻R217的第二端与控制器U6的电压采样端PTB3相连,电阻R218的第一端与电源+VBATT相连,电阻R218的第二端与三极管Q16的基极相连,电阻R218的第二端与电阻R215的第一端相连,电阻R215的第二端与电阻R66的第二端相连。当控制器U6的电压采样控制端PTC16向三极管Q3的基极输入截止电平,三极管Q3处于截止状态,此时三极管Q2的基极电势等于三极管Q2的发射极的电势,三极管Q2的集电极无电压输出,同理,三极管Q16的基极电势等于三极管Q16的发射极的电势,三极管Q16的集电极无电压输出;当需要对电源BATTERY和电源+VBATT进行电压采样时,控制器U6的电压采样控制端PTC16向三极管Q3的基极输入导通电平,三极管Q3处于导通状态,此时三极管Q2的电压被拉低,三极管Q2的集电极输出电压,通过电阻R67和电阻R68构成的分压电路保证输入控制器U6的电压采样端PTC0的电压安全,实现对电源BATTERY的电压采集;同时,三极管Q16的电压被拉低,三极管Q16的集电极输出电压,通过电阻R217和电阻R216构成的分压电路保证输入控制器U6的电压采样端PTB3的电压安全,实现对电源+VBATT的电压采集。
在本实用新型的一种优选实施方式中,如图17所示,按键模块包括:电阻R131的第一端与电源PWR_KEY相连,电阻R131的第二端与接口J3的折叠信号端相连,电阻R131的第二端与静电保护二极管TVS1的第一端相连,静电保护二极管TVS1的第二端与静电保护二极管TVS2的第一端相连,静电保护二极管TVS2的第二端与接口J3的展开信号端相连,静电保护二极管TVS2的第一端与电源地相连,电阻R131的第二端与电容C98的第一端相连,电容C98的第二端与电源地相连,电阻R131的第二端与电阻R133的第一端相连,电阻R133的第二端与电阻R151的第一端相连,电阻R151的第二端与电源地相连,电阻R133的第二端与电容C101的第一端相连,电容C101的第二端与电源地相连,电阻R133的第二端与控制器U6的折叠信号采集端PTD7相连;
电阻R135的第一端与电源PWR_KEY相连,电阻R135的第二端与电容C99的第一端相连,电容C99的第二端与电源地相连,电阻R135的第二端与接口J3的展开信号端相连,电阻R135的第二端与电阻R134的第一端相连,电阻R134的第二端分别与电阻R150的第一端和电容C100的第一端相连,电阻R150的第二端和电容C100的第二端均与电源地相连,电阻R134的第二端与控制器U6的展开信号采集端PTD6相连。通过接口J3的折叠信号端与折叠按键相连,向控制器U6的折叠信号采集端PTD7输入折叠信号;同样接口J3的展开信号端与展开按键相连,向控制器U6的展开信号采集端PTD6输入展开信号。一般的,折叠按键的另一端和展开按键的另一端与电源地相连。
在本实用新型的一种优选实施方式中,如图18所示,CAN通讯模块包括:通讯芯片U3的电平端NC与电源+3.3V_MCU相连,电容C142的第一端与电源+3.3V_MCU相连,电容C142的第二端与电源地相连,电容C107的第一端和电容C108的第一端与电源VCC_5V相连,电容C107的第二端和电容C108的第二端与电源地相连,通讯芯片U3的电源端VCC与电源VCC_5V相连;
通讯芯片U3的数据端CANH与电阻R148的第一端相连,电阻R148的第二端与电容C63的第一端相连,通讯芯片U3的数据端CANH与电阻R152的第一端相连,电阻R152的第二端与电容C10的第一端相连,电容C10的第二端与电源地相连,电阻R152的第二端与接口J3的高电平数据端相连,电阻R152的第二端与静电保护二极管D1的第一端相连;
通讯芯片U3的数据端CANL与电阻R149的第一端相连,电阻R149的第二端与电容C63的第一端相连,电容C63的第二端与电源地相连,通讯芯片U3的数据端CANL与电阻R153的第一端相连,电阻R153的第二端与电容C60的第一端相连,电容C60的第二端与电源地相连,电阻R153的第二端与接口J3的低电平数据端相连,电阻R153的第二端与静电保护二极管D1的第二端相连,静电保护二极管D1的公共端与电源地相连;
通讯芯片U3的待机模式选择端STB-IN与控制器U6的控制端PTE10相连,通讯芯片U3的数据发送端TXD-IN与电阻R154的第一端相连,电阻R154的第二端与控制器U6的数据接收端PTE5相连,通讯芯片U3的数据接收端RXD-OUT与电阻R155的第一端相连,电阻R155的第二端与控制器U6的数据发送端PTE4相连。通过接口J3与车载控制器模块或其他模块相连,利用通讯芯片U3实现控制器U6与车载控制器模块或其他模块实现通讯。
在本实用新型的一种优选实施方式中,如图19~22所示,解串器模块包括:解串芯片U1的差分信号负端SIOB-与电容C7的第一端相连,电容C7的第二端与电阻R161的第一端相连,电阻R161的第二端与电源地相连,解串芯片U1的差分信号正端SIOB+与电容C12的第一端相连,电容C12的第二端与电阻R47的第一端相连,电阻R47的第二端与电源地相连,电阻R47的第一端与静电保护二极管ESD5的第一端相连,静电保护二极管ESD5的第二端与电源地相连,静电保护二极管ESD5的第一端与接口J4的视频信号数据端RF相连,接口J4的电源地端GND与电源地相连;通过接口J4与视频线相连,实现可以在屏幕上播放从接口J4传输过来的视频数据。
解串芯片U1的电源端VDD18与电源VDD18相连,电阻R28的第一端与电源VDDIO相连,电阻R28的第二端与解串芯片U1的数据端SDA_RX相连,电阻R29的第一端与电源VDDIO相连,电阻R29的第二端与解串芯片U1的串行时钟信号端SCL_TX相连,电阻R123的第一端与电阻R7的第一端相连,电阻R7的第二端与控制器U6的时钟端PTA0和电阻R121的第一端相连,电阻R121的第二端与电源+3.3V_MCU相连,电阻R123的第二端与解串芯片U1的串行时钟信号端SCL_TX相连,电阻R122的第一端与电阻R8的第一端相连,电阻R8的第二端与控制器U6的数据端PTA1和电阻R120的第一端相连,电阻R120的第二端与电源+3.3V_MCU相连,电阻R122的第二端与解串芯片U1的数据端SDA_RX相连,电阻R116的第一端与控制器U6的数据端PTA2相连,电阻R116的第二端与解串芯片U1的数据端SDA_RX相连,电阻R117的第一端与控制器U6的串行时钟信号端PTA3相连,电阻R117的第二端与解串芯片U1的串行时钟信号端SCL_TX相连;
解串芯片U1的电源端VDDA与电源VDDA相连,电阻R102的第一端与电源VDDIO相连,电阻R102的第二端与解串芯片U1的双绞线/同轴线模式选择端CXTP/GPIO09相连,解串芯片U1的双绞线/同轴线模式选择端CXTP/GPIO09与电阻R96的第一端相连,电阻R96的第二端与电源地相连;
电阻R35的第一端与电源VDDIO相连,电阻R35的第二端与解串芯片U1的锁定端LOCK相连,电阻R32的第一端与控制器U6的锁定控制端PTE9相连,电阻R32的第二端与解串芯片U1的锁定端LOCK相连;电阻R40的第一端与控制器U6的错误指示接收端PTD15相连,电阻R40的第二端与解串芯片U1的错误指示端ERRORB相连,电阻R34的第一端与电源VDDIO相连,电阻R34的第二端与解串芯片U1的错误指示端ERRORB相连;
解串芯片U1的晶振第一端X1/SOC与电容C16的第一端相连,电容C16的第二端与电源地相连,解串芯片U1的晶振第一端X1/SOC与晶振Y2的第一端相连,晶振Y2的接地端GND与电源地相连,晶振Y2的第二端与解串芯片U1的晶振第二端X2和电容C17的第一端相连,电容C17的第二端与电源地相连;为解串芯片U1提供时钟振荡信号。
解串芯片U1的发送复位端TXRES与电阻R49的第一端相连,电阻R49的第二端与电源地相连,解串芯片U1的I2C模式选择端GPIO01/I2CSEL与电阻R46的第一端相连,电阻R46的第二端与电源VDDIO相连,解串芯片U1的差分信号端SIOA+与电容C8的第一端相连,电容C8的第二端与电阻R44的第一端相连,电阻R44的第二端与电源地相连,解串芯片U1的差分信号端SIOA-与电容C11的第一端相连,电容C11的第二端与电阻R43的第一端相连,电阻R43的第二端与电源地相连,解串芯片U1的断电模式选择端PWDNB与电阻R21的第一端相连,电阻R21的第二端与电源地相连,解串芯片U1的断电模式选择端PWDNB与电阻R48的第一端相连,电阻R48的第二端与控制器U6的控制端PTC9相连;
解串芯片U1的地址端SD/ADD0/GPIO11与电源VDDIO相连,解串芯片U1的地址端SD/ADD0/GPIO11与电阻R23的第一端相连,电阻R23的第二端与电源地相连;解串芯片U1的地址端SCK/ADD1/GPIO12与电源VDDIO相连,解串芯片U1的地址端SCK/ADD1/GPIO12与电阻R24的第一端相连,电阻R24的第二端与电源地相连;解串芯片U1的地址端WS/ADD2/GPIO13与电阻R42的第一端相连,电阻R42的第二端与电源VDDIO相连,解串芯片U1的地址端WS/ADD2/GPIO13与电源地相连;解串芯片U1的中断信号端SDIR/GPIO06与电阻R118的第一端相连,电阻R118的第二端与控制器U6的中断信号端PTC5相连;或者解串芯片U1的中断信号端SDIR/GPIO06与电阻R124的第一端相连,电阻R124的第二端与TFT屏接口J2的中断信号端和电阻R15的第一端相连,电阻R15的第二端与电源+3.3V_TFT相连;为解串芯片U1提供地址码。
解串芯片U1的数据端TXOUT_B0-与TFT屏接口J2的第一数据负端相连,解串芯片U1的数据端TXOUT_B0+与TFT屏接口J2的第一数据正端相连,解串芯片U1的数据端TXOUT_B1-与TFT屏接口J2的第二数据负端相连,解串芯片U1的数据端TXOUT_B0+与TFT屏接口J2的第二数据正端相连,解串芯片U1的时钟端TXCLK_OUTB-与TFT屏接口J2的第一时钟负端相连,解串芯片U1的时钟端TXCLK_OUTB+与TFT屏接口J2的第一时钟正端相连,解串芯片U1的数据端TXOUT_B2-与TFT屏接口J2的第三数据负端相连,解串芯片U1的数据端TXOUT_B2+与TFT屏接口J2的第三数据正端相连,解串芯片U1的数据端TXOUT_B3-与TFT屏接口J2的第四数据负端相连,解串芯片U1的数据端TXOUT_B3+与TFT屏接口J2的第四数据正端相连;
解串芯片U1的数据端TXOUT_A0-与TFT屏接口J2的第五数据负端相连,解串芯片U1的数据端TXOUT_A0+与TFT屏接口J2的第五数据正端相连,解串芯片U1的数据端TXOUT_A1-与TFT屏接口J2的第六数据负端相连,解串芯片U1的数据端TXOUT_A1+与TFT屏接口J2的第六数据正端相连,解串芯片U1的时钟端TXCLK_OUTA-与TFT屏接口J2的第二时钟负端相连,解串芯片U1的时钟端TXCLK_OUTA+与TFT屏接口J2的第二时钟正端相连,解串芯片U1的数据端TXOUT_A2-与TFT屏接口J2的第七数据负端相连,解串芯片U1的数据端TXOUT_A2+与TFT屏接口J2的第七数据正端相连,解串芯片U1的数据端TXOUT_A3-与TFT屏接口J2的第八数据负端相连,解串芯片U1的数据端TXOUT_A3+与TFT屏接口J2的第八数据正端相连;
解串芯片U1的TFT屏使能控制端GPIO02与电阻R36的第一端相连,电阻R36的第二端与控制器U6的TFT屏使能检测端PTE7相连,解串芯片U1的TFT屏使能控制端GPIO02与电阻R37的第一端相连,电阻R37的第二端与电阻R130的第一端相连,电阻R130的第二端与控制器U6的背光使能控制端PTC8相连;
解串芯片U1的PWM调节端WSIR/GPIO08与电阻R38的第一端相连,电阻R38的第二端与控制器U6的PWM检测端PTC3相连,解串芯片U1的PWM调节端WSIR/GPIO08与电阻R39的第一端相连,电阻R39的第二端与电阻R129的第一端相连,电阻R129的第二端与控制器U6的背光调节端PTB2相连,电阻R129的第一端与电容C93的第一端相连,电容C93的第二端与电源地相连;
解串芯片U1的电源端VDDD与电源VDDD相连,解串芯片U1的电源端EPGND与电源地相连。通过TFT屏接口J2与TFT屏相连,实现在屏幕上播放数据。
在本实用新型的一种优选实施方式中,如图26所示,屏幕背光模块包括:背光芯片U7的电源端VCC与电容C87的第一端相连,电容C87的第二端与电源地相连,背光芯片U7的电源端VCC与电阻R98的第一端相连,电阻R98的第二端与电源VBATT相连,电阻R98的第二端与电容C71的第一端相连,电容C71的第二端与电源地相连,电容C71的第一端与电容C81的第一端、电容C82的第一端、电容C83的第一端相连,电容C81的第二端、电容C82的第二端、电容C83的第二端均与电源地相连,电容C71的第一端与电感L4的第一端相连,电感L4的第二端与二极管D5的正极相连,二极管D5的负极与电阻R86的第一端相连,电阻R86的第二端与背光芯片U7的电压保护端OVP相连,电阻R86的第二端与电阻R87的第一端相连,电阻R87的第二端与电源地相连,二极管D5的负极与电容C85的第一端、电容C84的第一端、电容C86的第一端、电容C80的第一端相连,电容C85的第二端、电容C84的第二端、电容C86的第二端、电容C80的第二端均与电源地相连,二极管D5的负极与电阻R9的第一端相连,电阻R9的第二端输出电源TFT_BL+,电感L4的第二端与场效应管Q18的漏极相连,场效应管Q18的栅极与电阻R89的第一端相连,电阻R89的第二端与背光芯片U7的驱动电压端DRV相连,场效应管Q18的源极与电阻R88的第一端相连,电阻R88的第二端与背光芯片U7的电流采样端SEN相连,场效应管Q18的源极与电阻R97的第一端相连,电阻R97的第二端与电源地相连,电阻R97的第二端与电容C88的第一端相连,电容C88的第二端与背光芯片U7的电流采样端SEN相连;
背光芯片U7的背光调节端PWM与电阻R90的第一端相连,电阻R90的第二端与电阻R129的第一端相连,电阻R129的第二端与控制器U6的背光调节端PTB2相连,背光芯片U7的背光使能端EN与电阻R91的第一端相连,电阻R91的第二端与电阻R130的第一端相连,电阻R130的第二端与控制器U6的背光使能端PTC8相连,背光芯片U7的补偿端VC与电阻R93的第一端相连,电阻R93的第二端与电容C89的第一端相连,电容C89的第二端与电源地相连;
背光芯片U7的背光状态端STATUS与控制器U6的背光状态端PTA13相连,背光芯片U7的背光状态端STATUS与电阻R94的第一端相连,电阻R94的第二端与电源+3.3VSW相连,背光芯片U7的背光电流设置端RISET与电阻R92的第一端相连,电阻R92的第二端与电源地相连,背光芯片U7的开关频率设置端RT与电阻R95的第一端相连,电阻R95的第二端与电源地端相连,背光芯片U7的内部稳压端GREG与电容C90的第一端相连,电容C90的第二端与电源地相连,背光芯片U7的接地端GND与电源地相连;
背光芯片U7的第一背光启动端LED1与电阻R2的第一端相连,电阻R2的第二端与TFT屏接口J2的第一背光启动端相连,TFT屏接口J2的第一背光启动端与电容C1的第一端相连,电容C1的第二端与电源TFT_BL+相连;背光芯片U7的第二背光启动端LED2与电阻R3的第一端相连,电阻R3的第二端与TFT屏接口J2的第二背光启动端相连,TFT屏接口J2的第二背光启动端与电容C2的第一端相连,电容C2的第二端与电源TFT_BL+相连;背光芯片U7的第三背光启动端LED3与电阻R4的第一端相连,电阻R4的第二端与TFT屏接口J2的第三背光启动端相连,TFT屏接口J2的第三背光启动端与电容C3的第一端相连,电容C3的第二端与电源TFT_BL+相连;背光芯片U7的第四背光启动端LED4与电阻R5的第一端相连,电阻R5的第二端与TFT屏接口J2的第四背光启动端相连,TFT屏接口J2的第四背光启动端与电容C4的第一端相连,电容C4的第二端与电源TFT_BL+相连,电容C1的第二端、电容C2的第二端、电容C3的第二端、电容C4的第二端与TFT屏接口J2的电源端相连。通过LED灯珠与TFT屏接口J2相连,将输入的电源VBATT转换为为LED灯珠供电,提供背光。
在本实用新型的一种优选实施方式中,如图27和28所示,三相预驱动模块包括:预驱芯片U8的电源端VIN与电源+VBATT相连,预驱芯片U8的电源端VIN与电容C129的第一端相连,电容C129的第二端与电源地相连,预驱芯片U8的电源端VIN与电容C40的第一端相连,电容C40的第二端与电源地相连,预驱芯片U8的充电泵电容端CPA与电容C30的第一端相连,电容C30的第二端与预驱芯片U8的电荷泵电容端CPB相连,预驱芯片U8的电源源极端VREG与电容C31的第一端相连,电容C31的第二端与电源地相连;
预驱芯片U8的A相高电平驱动端GHA与电阻R57的第一端和二极管D6的负极相连,预驱芯片U8的A相低电平驱动端GLA与电阻R158的第一端和二极管D12的负极相连,预驱芯片U8的B相高电平驱动端GHB与电阻R82的第一端和二极管D10的负极相连,预驱芯片U8的B相低电平驱动端GLB与电阻R159的第一端和二极管D14的负极相连,预驱芯片U8的C相高电平驱动端GHC与电阻R157的第一端和二极管D11的负极相连,预驱芯片U8的C相低电平驱动端GLC与电阻R160的第一端和二极管D15的负极相连;
预驱芯片U8的过流保护端LSS与过流保护端OCP相连,预驱芯片U8的高电平A相端HA与电阻R178的第一端相连,电阻R178的第二端与控制器U6的高电平A相端PTD2相连,预驱芯片U8的高电平B相端HB与电阻R180的第一端相连,电阻R180的第二端与控制器U6的高电平B相端PTC6相连,预驱芯片U8的高电平C相端HC与电阻R182的第一端相连,电阻R182的第二端与控制器U6的高电平C相端PTE2相连,预驱芯片U8的低电平A相端LA与电阻R179的第一端相连,电阻R179的第二端与控制器U6的低电平A相端PTD3相连,预驱芯片U8的低电平B相端LB与电阻R181的第一端相连,电阻R181的第二端与控制器U6的低电平B相端PTC7相连,预驱芯片U8的低电平C相端LC与电阻R183的第一端相连,电阻R183的第二端与控制器U6的低电平C相端PTE6相连;
预驱芯片U8的散热端GND与预驱芯片散热垫子接触,预驱芯片U8的死区时间端DT与电阻R54的第一端相连,电阻R54的第二端与电源地相连,预驱芯片U8的过流输入保护端OC_REF与电阻R185的第一端相连,电阻R185的第二端与电源PWR_SOR相连,电阻R185的第一端与电阻R186的第一端相连,电阻R186的第二端与电源地相连,预驱芯片U8的睡眠模式端NSLEEP与控制器U6的睡眠控制端PTE8相连,预驱芯片U8的故障指示端NFAULT与控制U6的采集端PTB5相连;
预驱芯片U8的电容端BSTA与电容C32的第一端相连,电容C32的第二端与接口J1的驱动电机A相端相连,电容C32的第二端与预驱芯片U8的电容端SHA相连,预驱芯片U8的电容端BSTB与电容C33的第一端相连,电容C33的第二端与接口J1的驱动电机B相端相连,电容C33的第二端与预驱芯片U8的电容端SHB相连,预驱芯片U8的电容端BSTC与电容C34的第一端相连,电容C34的第二端与接口J1的驱动电机C相端相连,电容C34的第二端与预驱芯片U8的电容端SHC相连。通过驱动电机与接口J1相连,为三相驱动电机提供预驱动电源以及短路保护、过流保护等。
在本实用新型的一种优选实施方式中,如图29所示,电机驱动模块包括:电阻R57的第一端与预驱芯片U8的A相高电平驱动端GHA相连,电阻R57的第二端与电阻R172的第一端相连,二极管D6的负极与预驱芯片U8的A相高电平驱动端GHA相连,二极管D6的正极与电阻R172的第一端相连,二极管D6的正极与电容C122的第一端相连,二极管D6的正极与场效应管Q8的栅极相连,电阻R172的第二端和电容C122的第二端均与场效应管Q8的源极相连,场效应管Q8的漏极与电容C39的第一端和电容C41的第一端相连,电容C39的第二端和电容C41的第二端与电源地相连,场效应管Q8的漏极与电源+VBATT相连;
电阻R82的第一端与预驱芯片U8的B相高电平驱动端GHB相连,电阻R82的第二端与电阻R171的第一端和电容C111的第一端相连,二极管D10的负极与预驱芯片U8的B相高电平驱动端GHB相连,二极管D10的正极与电阻R82的第二端相连,电阻R171的第一端和电容C111的第一端与场效应管Q12的栅极相连,电阻R171的第二端和电容C111的第二端与场效应管Q12的源极相连,场效应管Q12的漏极与电源+VBATT相连;
电阻R157的第一端与预驱芯片U8的C相高电平驱动端GHC相连,电阻R157的第二端与电阻R170的第一端和电容C112的第一端相连,二极管D11的负极与预驱芯片U8的C相高电平驱动端GHC相连,二极管D11的正极与电阻R157的第二端相连,电阻R170的第一端和电容C112的第一端与场效应管Q14的栅极相连,电阻R170的第二端和电容C112的第二端与场效应管Q14的源极相连,场效应管Q14的漏极与电源+VBATT相连;
场效应管Q8的源极与接口J1的驱动电机A相端和电容C138的第一端相连,电容C138的第二端与电源地相连,场效应管Q12的源极与接口J1的驱动电机B相端和电容C139的第一端相连,电容C139的第二端与电源地相连,场效应管Q14的源极与接口J1的驱动电机C相端和电容C140的第一端相连,电容C140的第二端与电源地相连;
二极管D12的负极和电阻R158的第一端分别与预驱芯片U8的A相低电平驱动端GLA相连,二极管D12的正极和电阻R158的第二端均与场效应管Q9的栅极相连,二极管D12的正极分别与电阻R167的第一端和电容C121的第一端相连,电阻R167的第二端和电容C121的第二端均与场效应管Q9的源极相连,场效应管Q9的漏极与场效应管Q8的源极相连;
二极管D14的负极和电阻R159的第一端分别与预驱芯片U8的B相低电平驱动端GLB相连,二极管D14的正极和电阻R159的第二端均与场效应管Q9的栅极相连,二极管D14的正极分别与电阻R168的第一端和电容C120的第一端相连,电阻R168的第二端和电容C120的第二端均与场效应管Q13的源极相连,场效应管Q13的漏极与场效应管Q12的源极相连;
二极管D15的负极和电阻R160的第一端分别与预驱芯片U8的C相低电平驱动端GLC相连,二极管D15的正极和电阻R160的第二端分别与电阻R169的第一端和电容C119的第一端相连,二极管D15的正极与场效应管Q15的栅极相连,电阻R169的第二端和电容C119的第二端均与场效应管Q15的源极相连,场效应管Q15的漏极与场效应管Q14的源极相连;
场效应管Q9的源极与电阻R192的第一端相连,场效应管Q9的源极与电阻R187的第一端相连,电阻R187的第二端与电阻R50的第一端相连,电阻R50的第二端与电源地相连;场效应管Q13的源极与电阻R199的第一端相连,场效应管Q13的源极与电阻R188的第一端相连,电阻R188的第二端与电阻R50的第一端相连;场效应管Q15的源极与电阻R205的第一端相连,场效应管Q15的源极与电阻R189的第一端相连,电阻R189的第二端与电阻R50的第一端相连;电容C42的第一端与电阻R50的第一端相连,电容C42的第二端与电源地相连,电容C42的第一端为过流保护端OCP。还可以包括:电阻R162的第一端与场效应管Q8的漏极相连,电阻R162的第二端与电容C46的第一端相连,电容C46的第二端与场效应管Q8的源极相连;电阻R166的第一端与场效应管Q9的漏极相连,电阻R166的第二端与电容C110的第一端相连,电容C110的第二端与场效应管Q9的源极相连;电阻R53的第一端与场效应管Q12的漏极相连,电阻R53的第二端与电容C44的第一端相连,电容C44的第二端与场效应管Q12的源极相连;电阻R164的第一端与场效应管Q13的漏极相连,电阻R164的第二端与电容C106的第一端相连,电容C106的第二端与场效应管Q13的源极相连;电阻R45的第一端与场效应管Q14的漏极相连,电阻R45的第二端与电容C43的第一端相连,电容C43的第二端与场效应管Q14的源极相连;电阻R163的第一端与场效应管Q15的漏极相连,电阻R163的第二端与电容C47的第一端相连,电容C47的第二端与场效应管Q15的源极相连。通过场效应管Q8、场效应管Q9、场效应管Q12、场效应管Q13、场效应管Q14、场效应管Q15这六个场效应管构成的驱动电路为驱动电机提供驱动电源。
在本实用新型的一种优选实施方式中,如图30所示,电流采样模块包括:采样芯片U11的A相输出端OUT_A分别与电阻R190的第一端和控制器U6的采样端PTB13相连,采样芯片U11的A相输入负端-IN_A分别与电阻R195的第一端和电阻R190的第二端相连,电阻R195的第二端与电阻R193的第一端相连,电阻R193的第二端与过流保护端OCP相连,电阻R195的第二端与电容C131的第一端相连,电容C131的第二端与电源地相连,电容C131的第二端与电容C132的第一端相连,电容C132的第二端与电阻R192的第一端相连,电阻R192的第二端与效应管Q9的源极相连,电容C132的第二端与电阻R196的第一端相连,电阻R196的第二端与采样芯片U11的A相输入正端+IN_A相连,采样芯片U11的A相输入正端+IN_A与电阻R194的第一端相连,电阻R194的第二端与电阻R201的第一端相连,电阻R194的第二端与电阻R207的第一端相连,电阻R194的第二端与采样芯片U11的B相输入正端+IN_B相连,电阻R194的第二端分别与电阻R191的第一端和电容C133的第一端相连,电阻R191的第二端和电容C133的第二端均与电源地相连,电阻R194的第二端与电阻R197的第一端相连,电阻R197的第二端与电源PWR_SOR相连,采样芯片U11的电源正端V+与电源PWR_SOR相连;
采样芯片U11的电源负端V-与电源地相连,采样芯片U11的输出端OUT_D与控制器U6的采样端PTB12相连,采样芯片U11的输出端OUT_D与电阻R198的第一端相连,电阻R198的第二端与采样芯片U11的参考电压负极输入端-IN_D相连,电阻R198的第二端与电阻R202的第一端相连,电阻R202的第二端与电容C134的第一端相连,电阻R202的第二端与电阻R200的第一端相连,电阻R200的第二端与过流保护端OCP相连,电容C134的第二端与电源地相连,电容C134的第二端与电容C135的第一端相连,电容C135的第二端与电阻R203的第一端相连,电阻R203的第二端与采样芯片U11的输入正端+IN_D相连,电阻R203的第二端与电阻R201的第二端相连,电容C135的第二端与电阻R199的第一端相连,电阻R199的第二端与场效应管Q13的源极相连;
采样芯片U11的C相输入正端+IN_C与电阻R207的第二端相连,采样芯片U11的C相输入正端+IN_C与电阻R209的第一端相连,电阻R209的第二端与电阻R205的第一端相连,电阻R205的第二端与场效应管Q15的源极相连,电阻R209的第二端与电容C136的第一端相连,电容C136的第二端与电源地相连,电容C136的第二端与电容C137的第一端相连,电容C137的第二端与电阻R206的第一端相连,电阻R206的第二端与过流保护端OCP相连,电容C137的第二端与电阻R208的第一端相连,电阻R208的第二端与采样芯片U11的C相输入负端-IN_C相连,电阻R208的第二端与电阻R204的第一端相连,电阻R204的第二端与采样芯片U11的C相输出端OUT_C相连,电阻R204的第二端与控制器U6的采样端PTD4相连,采样芯片U11的B相输出端OUT_B与采样芯片U11的B相输入负端-IN_B相连。通过采样芯片U11实现对驱动电机电流的采集,保证驱动电机的安全。
在本实用新型的一种优选实施方式中,如图23~25所示,控制器模块还包括:控制器U6的电源端VDD与控制器U6的模拟电源端VDDA相连,控制器U6的电源端VDD分别与电容C79的第一端、电容C72的第一端、电容C78的第一端相连,电容C79的第二端、电容C72的第二端、电容C78的第二端均与电源地相连,控制器U6的电源端VDD与电源+3.3V_MCU相连;控制器U6的参考电压端VREFH与电容C74的第一端、电容C75的第一端、电容C76的第一端相连,电容C74的第二端、电容C75的第二端、电容C76的第二端均与电源地相连,控制器U6的参考电压端VREFH与电阻R85的第一端相连,电阻R85的第二端与电源+3.3V_MCU相连;
控制器U6的数据端PTA4与接口J5的数据端相连,控制器U6的数据端PTA4与电阻R113的第一端相连,电阻R113的第二端与接口J5的电源端相连,电阻R113的第二端与电阻R111的第一端相连,电阻R111的第一端与电源+3.3V_MCU相连,电阻R111与电容C94的第一端相连,电容C94的第二端与电源地相连,电阻R111的第二端与控制器U6的复位端PTA5相连,电阻R111的第二端与电阻R110的第一端相连,电阻R110的第二端与接口J5的复位端相连,接口J5的时钟端与控制器U6的时钟端PTC4相连,接口J5的时钟端与电阻R112的第一端相连,电阻R112的第二端与电源地相连,接口J5的电源地端与电源地相连;通过数据线与接口J5相连,实现测试的功能。
控制器U6的晶振端PTB7与电阻R114的第一端和晶振Y1的第一端相连,控制器U6的晶振端PTB7与电容C95的第一端相连,电容C95的第二端与电源地相连,电阻R114的第二端和晶振Y1的第二端均与制器U6的晶振端PTB6相连,电阻R114的第二端与电容C96的第一端相连,电容C96的第二端与电源地相连;
控制器U6的温度监控端PTB1与电容C55的第一端相连,电容C55的第二端与电源地相连,控制器U6的温度监控端PTB1与电阻R19的第一端相连,电阻R19的第二端与TFT屏接口J2的温度监控端相连,TFT屏接口J2的温度监控端与电阻R18的第一端相连,电阻R18的第二端与电源+3.3V_TFT相连;
控制器U6的中断端PTA11与电阻R6的第一端相连,电阻R6的第二端与TFT屏接口J2的中断信号端相连;
控制器U6的时钟端PTA0与电阻R7的第一端相连,电阻R7的第二端与TFT屏接口J2的TFT屏时钟端相连;
控制器U6的数据端PTA1与电阻R8的第一端相连,电阻R8的第二端与TFT屏接口J2的TFT屏数据端相连;
控制器U6的TFT屏复位端PTE0分别与电阻R20的第一端和电阻R10的第一端相连,电阻R10的第二端与第一端相连,电阻R20的第二端与TFT屏接口J2的TFT屏复位端;
控制器U6的TFT屏读写保护端PTE1与电阻R22的第一端相连,电阻R22的第二端与TFT屏接口J2的读写保护端相连;
控制器U6的TFT屏故障状态端PTA12与电阻R16的第一端相连,电阻R16的第二端与TFT屏接口J2的故障状态端相连,电阻R16的第二端与电阻R17的第一端相连,电阻R17的第二端与电源+3.3V_TFT相连;
控制器U6的TFT屏复位端PTC17与电阻R12的第一端相连,电阻R12的第二端与TFT屏接口J2的复位端相连,电阻R12的第二端与电阻R13的第一端相连,电阻R13的第二端与电源地相连;
控制器U6的A相位置检测端PTD1与电阻R103的第一端相连,电阻R103的第二端与接口J1的位置检测第一端相连,电阻R103的第二端与电阻R146的第一端和电容C104的第一端相连,电容C104的第二端与电源地相连,电阻R146的第二端与电源PWR_SOR相连,电阻R103的第一端与电阻R108的第一端相连,电阻R108的第二端与电源地相连;控制器U6的B相位置检测端PTD0分别与电阻R104的第一端和电阻R107的第一端相连,电阻R104的第二端与接口J1的位置检测第二端相连,电阻R104的第二端与电阻R147的第一端和电容C105的第一端相连,电容C105的第二端与电源地相连,电阻R147的第二端与电源PWR_SOR相连,电阻R107的第二端与电源地相连;控制器U6的C相位置检测端PTE11分别与电阻R105的第一端和电阻R106的第一端相连,电阻R105的第二端与接口J1的位置检测第三端相连,电阻R105的第二端与电阻R83的第一端和电容C9的第一端相连,电容C9的第二端与电源地相连,电阻R83的第二端与电源PWR_SOR相连,电阻R106的第二端与电源地相连;
控制器U6的A相电压检测端PTA7与电阻R173的第一端相连,电阻R173的第二端与接口J1的驱动电机A相端相连,控制器U6的A相电压检测端PTA7与电阻R84的第一端相连,电阻R84的第二端与电源地相连,控制器U6的A相电压检测端PTA7与电容C128的第一端相连,电容C128的第二端与电源地相连;
控制器U6的B相电压检测端PTA6与电阻R175的第一端相连,电阻R175的第二端与接口J1的驱动电机B相端相连,控制器U6的B相电压检测端PTA6与电阻R174的第一端相连,电阻R174的第二端与电源地相连,控制器U6的B相电压检测端PTA6与电容C127的第一端相连,电容C127的第二端与电源地相连;
控制器U6的C相电压检测端PTC14与电阻R177的第一端相连,电阻R177的第二端与接口J1的驱动电机C相端相连,控制器U6的C相电压检测端PTC14与电阻R176的第一端相连,电阻R176的第二端与电源地相连,控制器U6的C相电压检测端PTC14与电容C73的第一端相连,电容C73的第二端与电源地相连。
在本实用新型的一种优选实施方式中,TFT屏接口模块还包括:TFT屏接口J2的第一电源端与电容C5的第一端和电容C6的第一端相连,电容C5和电容C6的第二端与电源地相连,TFT屏接口J2的第二电源端与电阻R14的第一端相连,电阻R14的第二端与电源+3.3V_TFT相连;
TFT屏接口J2的第三电源端与电阻R184的第一端相连,电阻R184的第二端与电源+3.3V_TFT相连。
在本实用新型的一种优选实施方式中,电机接口模块还包括:接口J1的电源端与电源PWR_SOR相连,接口J1的电源端与电容C109的第一端相连,电容C109的第二端与电源地相连,接口J1的电源端与电容C103的第一端相连,电容C103的第二端与电源地相连,接口J1的电源端与电源地相连。
尽管已经示出和描述了本实用新型的实施例,本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由权利要求及其等同物限定。
Claims (5)
1.一种用于吸顶屏的半桥驱动以及电流采样电路,其特征在于,包括电源模块、三相预驱动模块、电机驱动模块和电流采样模块;
电源模块分别与三相预驱动模块、电机驱动模块和电流采样模块相连,为三相预驱动模块、电机驱动模块和电流采样模块提供相适应的电源;
三相预驱动模块的驱动端和电机驱动模块的驱动端分别与驱动电机相连,电流采样模块的采样端与电机驱动模块的采样端相连。
2.根据权利要求1所述的用于吸顶屏的半桥驱动以及电流采样电路,其特征在于,电源模块包括:接口J3的电源输出端与电容C64的第一端相连,电容C64的第二端与电容C65的第一端相连,电容C65的第二端与电源地相连,接口J3的电源输出端输出电源BATTERY;
二极管D13的正极与电源BATTERY相连,二极管D13的负极与电容C113的第一端、电容C114的第一端相连,电容C113的第二端、电容C114的第二端与电源地相连,二极管D13的负极输出电源+VBAT2;
电容C123的第一端与电源+VBAT2相连,电容C123的第二端与电源地相连,线性稳压器U9的电源端VIN和线性稳压器U9的使能端EN与电源+VBAT2相连,线性稳压器U9的电源输出端VOUT输出电源VCC_5V,线性稳压器U9的电源输出端VOUT与电容C124的第一端相连,电容C124的第二端与电源地相连,线性稳压器U9的电源地端GND与电源地相连;
三极管Q7的发射极与电源VCC_5V相连,电阻R145的第一端与电源VCC_5V相连,R145的第二端与三极管Q7的基极相连,三极管Q7的集电极输出电源PWR_SOR,三极管Q7的基极与电阻R144的第一端相连,电阻R144的第二端与三极管Q6的集电极相连,三极管Q6的发射极与电源地相连,三极管Q6的基极与电阻R141的第一端相连,电阻R141的第二端与电源地相连,三极管Q6的基极与电阻R142的第一端相连,电阻R142的第二端与控制器U6的控制端PTB4相连。
3.根据权利要求1所述的用于吸顶屏的半桥驱动以及电流采样电路,其特征在于,三相预驱动模块包括:预驱芯片U8的电源端VIN与电源+VBATT相连,预驱芯片U8的电源端VIN与电容C129的第一端相连,电容C129的第二端与电源地相连,预驱芯片U8的电源端VIN与电容C40的第一端相连,电容C40的第二端与电源地相连,预驱芯片U8的充电泵电容端CPA与电容C30的第一端相连,电容C30的第二端与预驱芯片U8的电荷泵电容端CPB相连,预驱芯片U8的电源源极端VREG与电容C31的第一端相连,电容C31的第二端与电源地相连;
预驱芯片U8的A相高电平驱动端GHA与电阻R57的第一端和二极管D6的负极相连,预驱芯片U8的A相低电平驱动端GLA与电阻R158的第一端和二极管D12的负极相连,预驱芯片U8的B相高电平驱动端GHB与电阻R82的第一端和二极管D10的负极相连,预驱芯片U8的B相低电平驱动端GLB与电阻R159的第一端和二极管D14的负极相连,预驱芯片U8的C相高电平驱动端GHC与电阻R157的第一端和二极管D11的负极相连,预驱芯片U8的C相低电平驱动端GLC与电阻R160的第一端和二极管D15的负极相连;
预驱芯片U8的过流保护端LSS与过流保护端OCP相连,预驱芯片U8的高电平A相端HA与电阻R178的第一端相连,电阻R178的第二端与控制器U6的高电平A相端PTD2相连,预驱芯片U8的高电平B相端HB与电阻R180的第一端相连,电阻R180的第二端与控制器U6的高电平B相端PTC6相连,预驱芯片U8的高电平C相端HC与电阻R182的第一端相连,电阻R182的第二端与控制器U6的高电平C相端PTE2相连,预驱芯片U8的低电平A相端LA与电阻R179的第一端相连,电阻R179的第二端与控制器U6的低电平A相端PTD3相连,预驱芯片U8的低电平B相端LB与电阻R181的第一端相连,电阻R181的第二端与控制器U6的低电平B相端PTC7相连,预驱芯片U8的低电平C相端LC与电阻R183的第一端相连,电阻R183的第二端与控制器U6的低电平C相端PTE6相连;
预驱芯片U8的死区时间端DT与电阻R54的第一端相连,电阻R54的第二端与电源地相连,预驱芯片U8的过流输入保护端OC_REF与电阻R185的第一端相连,电阻R185的第二端与电源PWR_SOR相连,电阻R185的第一端与电阻R186的第一端相连,电阻R186的第二端与电源地相连,预驱芯片U8的睡眠模式端NSLEEP与控制器U6的睡眠控制端PTE8相连,预驱芯片U8的故障指示端NFAULT与控制U6的采集端PTB5相连;
预驱芯片U8的电容端BSTA与电容C32的第一端相连,电容C32的第二端与接口J1的驱动电机A相端相连,电容C32的第二端与预驱芯片U8的电容端SHA相连,预驱芯片U8的电容端BSTB与电容C33的第一端相连,电容C33的第二端与接口J1的驱动电机B相端相连,电容C33的第二端与预驱芯片U8的电容端SHB相连,预驱芯片U8的电容端BSTC与电容C34的第一端相连,电容C34的第二端与接口J1的驱动电机C相端相连,电容C34的第二端与预驱芯片U8的电容端SHC相连。
4.根据权利要求1所述的用于吸顶屏的半桥驱动以及电流采样电路,其特征在于,电机驱动模块包括:电阻R57的第一端与预驱芯片U8的A相高电平驱动端GHA相连,电阻R57的第二端与电阻R172的第一端相连,二极管D6的负极与预驱芯片U8的A相高电平驱动端GHA相连,二极管D6的正极与电阻R172的第一端相连,二极管D6的正极与电容C122的第一端相连,二极管D6的正极与场效应管Q8的栅极相连,电阻R172的第二端和电容C122的第二端均与场效应管Q8的源极相连,场效应管Q8的漏极与电容C39的第一端和电容C41的第一端相连,电容C39的第二端和电容C41的第二端与电源地相连,场效应管Q8的漏极与电源+VBATT相连;
电阻R82的第一端与预驱芯片U8的B相高电平驱动端GHB相连,电阻R82的第二端与电阻R171的第一端和电容C111的第一端相连,二极管D10的负极与预驱芯片U8的B相高电平驱动端GHB相连,二极管D10的正极与电阻R82的第二端相连,电阻R171的第一端和电容C111的第一端与场效应管Q12的栅极相连,电阻R171的第二端和电容C111的第二端与场效应管Q12的源极相连,场效应管Q12的漏极与电源+VBATT相连;
电阻R157的第一端与预驱芯片U8的C相高电平驱动端GHC相连,电阻R157的第二端与电阻R170的第一端和电容C112的第一端相连,二极管D11的负极与预驱芯片U8的C相高电平驱动端GHC相连,二极管D11的正极与电阻R157的第二端相连,电阻R170的第一端和电容C112的第一端与场效应管Q14的栅极相连,电阻R170的第二端和电容C112的第二端与场效应管Q14的源极相连,场效应管Q14的漏极与电源+VBATT相连;
场效应管Q8的源极与接口J1的驱动电机A相端和电容C138的第一端相连,电容C138的第二端与电源地相连,场效应管Q12的源极与接口J1的驱动电机B相端和电容C139的第一端相连,电容C139的第二端与电源地相连,场效应管Q14的源极与接口J1的驱动电机C相端和电容C140的第一端相连,电容C140的第二端与电源地相连;
二极管D12的负极和电阻R158的第一端分别与预驱芯片U8的A相低电平驱动端GLA相连,二极管D12的正极和电阻R158的第二端均与场效应管Q9的栅极相连,二极管D12的正极分别与电阻R167的第一端和电容C121的第一端相连,电阻R167的第二端和电容C121的第二端均与场效应管Q9的源极相连,场效应管Q9的漏极与场效应管Q8的源极相连;
二极管D14的负极和电阻R159的第一端分别与预驱芯片U8的B相低电平驱动端GLB相连,二极管D14的正极和电阻R159的第二端均与场效应管Q9的栅极相连,二极管D14的正极分别与电阻R168的第一端和电容C120的第一端相连,电阻R168的第二端和电容C120的第二端均与场效应管Q13的源极相连,场效应管Q13的漏极与场效应管Q12的源极相连;
二极管D15的负极和电阻R160的第一端分别与预驱芯片U8的C相低电平驱动端GLC相连,二极管D15的正极和电阻R160的第二端分别与电阻R169的第一端和电容C119的第一端相连,二极管D15的正极与场效应管Q15的栅极相连,电阻R169的第二端和电容C119的第二端均与场效应管Q15的源极相连,场效应管Q15的漏极与场效应管Q14的源极相连;
场效应管Q9的源极与电阻R192的第一端相连,场效应管Q9的源极与电阻R187的第一端相连,电阻R187的第二端与电阻R50的第一端相连,电阻R50的第二端与电源地相连;场效应管Q13的源极与电阻R199的第一端相连,场效应管Q13的源极与电阻R188的第一端相连,电阻R188的第二端与电阻R50的第一端相连;场效应管Q15的源极与电阻R205的第一端相连,场效应管Q15的源极与电阻R189的第一端相连,电阻R189的第二端与电阻R50的第一端相连;电容C42的第一端与电阻R50的第一端相连,电容C42的第二端与电源地相连,电容C42的第一端为过流保护端OCP。
5.根据权利要求1所述的用于吸顶屏的半桥驱动以及电流采样电路,其特征在于,电流采样模块包括:采样芯片U11的A相输出端OUT_A分别与电阻R190的第一端和控制器U6的采样端PTB13相连,采样芯片U11的A相输入负端-IN_A分别与电阻R195的第一端和电阻R190的第二端相连,电阻R195的第二端与电阻R193的第一端相连,电阻R193的第二端与过流保护端OCP相连,电阻R195的第二端与电容C131的第一端相连,电容C131的第二端与电源地相连,电容C131的第二端与电容C132的第一端相连,电容C132的第二端与电阻R192的第一端相连,电阻R192的第二端与效应管Q9的源极相连,电容C132的第二端与电阻R196的第一端相连,电阻R196的第二端与采样芯片U11的A相输入正端+IN_A相连,采样芯片U11的A相输入正端+IN_A与电阻R194的第一端相连,电阻R194的第二端与电阻R201的第一端相连,电阻R194的第二端与电阻R207的第一端相连,电阻R194的第二端与采样芯片U11的B相输入正端+IN_B相连,电阻R194的第二端分别与电阻R191的第一端和电容C133的第一端相连,电阻R191的第二端和电容C133的第二端均与电源地相连,电阻R194的第二端与电阻R197的第一端相连,电阻R197的第二端与电源PWR_SOR相连,采样芯片U11的电源正端V+与电源PWR_SOR相连;
采样芯片U11的电源负端V-与电源地相连,采样芯片U11的输出端OUT_D与控制器U6的采样端PTB12相连,采样芯片U11的输出端OUT_D与电阻R198的第一端相连,电阻R198的第二端与采样芯片U11的参考电压负极输入端-IN_D相连,电阻R198的第二端与电阻R202的第一端相连,电阻R202的第二端与电容C134的第一端相连,电阻R202的第二端与电阻R200的第一端相连,电阻R200的第二端与过流保护端OCP相连,电容C134的第二端与电源地相连,电容C134的第二端与电容C135的第一端相连,电容C135的第二端与电阻R203的第一端相连,电阻R203的第二端与采样芯片U11的输入正端+IN_D相连,电阻R203的第二端与电阻R201的第二端相连,电容C135的第二端与电阻R199的第一端相连,电阻R199的第二端与场效应管Q13的源极相连;
采样芯片U11的C相输入正端+IN_C与电阻R207的第二端相连,采样芯片U11的C相输入正端+IN_C与电阻R209的第一端相连,电阻R209的第二端与电阻R205的第一端相连,电阻R205的第二端与场效应管Q15的源极相连,电阻R209的第二端与电容C136的第一端相连,电容C136的第二端与电源地相连,电容C136的第二端与电容C137的第一端相连,电容C137的第二端与电阻R206的第一端相连,电阻R206的第二端与过流保护端OCP相连,电容C137的第二端与电阻R208的第一端相连,电阻R208的第二端与采样芯片U11的C相输入负端-IN_C相连,电阻R208的第二端与电阻R204的第一端相连,电阻R204的第二端与采样芯片U11的C相输出端OUT_C相连,电阻R204的第二端与控制器U6的采样端PTD4相连,采样芯片U11的B相输出端OUT_B与采样芯片U11的B相输入负端-IN_B相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322612956.4U CN220857952U (zh) | 2023-09-26 | 2023-09-26 | 用于吸顶屏的半桥驱动以及电流采样电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322612956.4U CN220857952U (zh) | 2023-09-26 | 2023-09-26 | 用于吸顶屏的半桥驱动以及电流采样电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220857952U true CN220857952U (zh) | 2024-04-26 |
Family
ID=90748979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322612956.4U Active CN220857952U (zh) | 2023-09-26 | 2023-09-26 | 用于吸顶屏的半桥驱动以及电流采样电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220857952U (zh) |
-
2023
- 2023-09-26 CN CN202322612956.4U patent/CN220857952U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102647008B (zh) | 自动追踪式智能管理光伏供电系统 | |
CN201846138U (zh) | 基于统一断面数据采集的断路器智能组件 | |
CN220857952U (zh) | 用于吸顶屏的半桥驱动以及电流采样电路 | |
CN220895169U (zh) | 用于吸顶屏的唤醒电路 | |
CN220820108U (zh) | 用于吸顶屏的电源供电采样电路 | |
CN220796269U (zh) | 用于吸顶屏的屏幕背光电路 | |
CN220822900U (zh) | 多联屏供电电路 | |
CN2930062Y (zh) | 电能质量在线分析监控装置 | |
CN216751716U (zh) | 一种基于单片机的新型数字化锁相装置 | |
CN117367566A (zh) | 一种吸顶屏电机异响分析方法 | |
CN117394591A (zh) | 一种吸顶屏电机声音降噪系统 | |
CN117498616A (zh) | 一种齿轮组件及转动控制电路 | |
CN206164080U (zh) | 微机消谐装置 | |
CN217442600U (zh) | 一种远程传输的多参数桥梁监测仪 | |
CN215154057U (zh) | 一种智能充电系统 | |
CN213027500U (zh) | 一种dcdc转换器与电池包的集成装置 | |
CN210670123U (zh) | 一种信息感知路由终端 | |
CN112345946A (zh) | 一种动力电池可用容量的检测方法和检测设备 | |
CN208384089U (zh) | 一种直流综合状态监测装置 | |
CN113346606B (zh) | 罩式ftu后备电源超级电容模块 | |
CN112776652A (zh) | 一种智能充电系统 | |
CN207926262U (zh) | 基于单片机控制的不间断直流供电电源 | |
CN211456679U (zh) | 一种微机保护测控装置 | |
CN117353596A (zh) | 一种带物联网功能新型通用汽油发电机变流器电路结构 | |
CN113922518B (zh) | 一种去除开关电源的磁共振无线充电系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |