CN220342226U - 一种实现安全转矩停止的硬件线路 - Google Patents

Abstract

本实用新型属于电子技术领域，具体为一种实现安全转矩停止的硬件线路，包括：STO1控制通道，所述STO1控制通道包括第一STO信号检测单元与第一PWMBuffer；所述第一STO信号检测单元，用于将输入信号的状态变换转换为信号STO1_LT高低电平的变换；STO2控制通道，所述STO2控制通道包括第二STO信号检测单元与第二PWMBuffer；所述第二STO信号检测单元，用于将输入信号的状态变换转换为信号STO2_LT高低电平的变换；本实用新型硬件线路上采用1002架构，将外部安全指令通过两路独立的STO控制通道可靠地给定对应的PWMBuffer使能脚的电平，实现两组独立的STO控制通道对功率半导体PWM驱动信号的传输与阻断的控制。

Description

一种实现安全转矩停止的硬件线路

技术领域

本实用新型涉及电子技术领域，具体为一种实现安全转矩停止的硬件线路。

背景技术

在故障停机检修、紧急停止或定期维护等其他操作时，对于传统伺服驱动器的使用，主要通过以下两种方式，来实现马达转矩的关断，以让其自动停机；①通过切断伺服驱动器动力电源，实现伺服驱动器的转矩输出停止。②通过伺服驱动器软体程式停止发送功率半导体的PWM信号的方式，使伺服驱动器停止工作。

现有关断马达转矩的方式存在如下缺点：第①种方式在断电后，伺服驱动器内部有较大的储能电容，从断电到到马达停止输出转矩需要一定时间，该时间的持续取决于电源的放电时间常数，无法满足安全功能的要求，而且会影响共用电源的设备的使用；第②种软体CPU停止输出PWM，在软体程式出现BUG的情况下，马达转矩无法可靠的关断，此时设备和操作人员的安全都存在威胁；因此需要一种硬件线路，在不断电的前提下有效且可靠地切断马达转矩，以防止马达意外启动造成人员伤害和设备损坏。

实用新型内容

本实用新型的目的在于提供一种实现安全转矩停止的硬件线路，以解决上述背景技术中提出的软体CPU停止输出PWM切断马达转矩不够安全可靠的问题。

为实现上述目的，本实用新型提供如下技术方案：一种实现安全转矩停止的硬件线路，包括：

STO1控制通道，所述STO1控制通道包括第一STO信号检测单元与第一PWM Buffer；所述第一STO信号检测单元，用于将输入信号的状态变换转换为信号STO1_LT高低电平的变换；

STO2控制通道，所述STO2控制通道包括第二STO信号检测单元与第二PWM Buffer；所述第二STO信号检测单元，用于将输入信号的状态变换转换为信号STO2_LT高低电平的变换；

CPU，所述CPU的功率半导体驱动PWM信号口与第一PWM Buffer及第二PWM Buffer连接，所述第一PWM Buffer及第二PWM Buffer串联；所述第一STO信号检测单元输出信号STO1_LT与第一PWM Buffer的第二使能端口相连，第二STO信号检测单元输出信号STO2_LT与第二PWM Buffer的第二使能端口相连；所述第一STO信号检测单元与CPU的第一输入端口连接，所述第二STO信号检测单元与CPU的第二输入端口连接；所述CPU用于监测STO1控制通道和STO2控制通道的安全状态；

第一PWM Buffer检测单元，所述第一PWM Buffer检测单元布设在CPU与第一PWMBuffer之间；

第二PWM Buffer检测单元，所述第二PWM Buffer检测单元布设在CPU与第二PWMBuffer之间；

所述第一PWM Buffer检测单元和第二PWM Buffer检测单元均包括诊断线路3，所述CPU通过诊断线路3与第一PWM Buffer及第二PWM Buffer的第一使能端口连接；所述第一PWM Buffer与CPU的第三输入端口连接，所述第二PWM Buffer与CPU的第四输入端口连接；

警示线路，所述警示线路与CPU连接，用于将CPU的输出信号转换为警报信号。

优选的，所述第一STO信号检测单元包括第一隔离光耦，所述第二STO信号检测单元包括第二隔离光耦；

所述第一隔离光耦导通/不导通时，信号STO1_LT呈现为低电平/高电平状态；所述第二隔离光耦导通/不导通时，信号STO2_LT呈现为低电平/高电平状态；在信号STO1_LT或信号STO2_LT呈现为高电平状态时，所述CPU关闭PWM信号的输出。

优选的，所述第一PWM Buffer为含使能的反相缓冲器U1，所述第二PWM Buffer为含使能的同相缓冲器U2。

优选的，所述第一STO信号检测单元输出信号STO1_LT与第一PWM Buffer的第二使能脚相连，第二STO信号检测单元输出信号STO2_LT与第二PWM Buffer的第二使能脚相连；STO1_LT为高电平时所述第一PWM Buffer截止输出，STO1_LT为低电平时所述第一PWMBuffer恢复正常；STO2_LT为高电平时所述第二PWM Buffer截止输出，STO2_LT为低电平时所述第二PWM Buffer恢复正常。

优选的，所述第一PWM Buffer检测单元包括诊断线路1，所述第二PWM Buffer检测单元包括诊断线路2；所述诊断线路1和诊断线路3用于控制第一PWM Buffer检测单元的反馈信号STO1_CK，所述诊断线路2和诊断线路3用于控制第二PWM Buffer检测单元的反馈信号STO2_CK。

优选的，所述诊断线路3包括可控半导体开关NPN型三极管。

优选的，所述警示线路包括第二同相缓冲器和第三隔离光耦，所述警示线路对外输出线路连接有单相整流桥。

优选的，所述STO1控制通道和STO2控制通道相互独立，任何一路均可独立地切断所有逆变驱动PWM信号。

与现有技术相比，本实用新型的有益效果是：

1)本实用新型硬件线路上采用1002架构，将外部安全指令通过两路独立的STO控制通道可靠地给定对应的PWM Buffer使能脚的电平，实现两组独立的STO控制通道对功率半导体PWM驱动信号的传输与阻断的控制；同时，通过STO1_LT、STO2_LT、STO2_CK、STO2_CK将STO线路的状态反馈给CPU，当出现第一异警、第二异警、第三异警、第四异警中任一个时CPU关闭PWM驱动信号的输出；因此，针对外部的安全指令，本实用新型采用的两路独立STO的硬件线路，在硬件层面上实现双重通道的STO保护，并且CPU根据STO1_LT、STO2_LT、STO2_CK、STO2_CK信号进行STO的辅助保护，通过硬件为主、软件为辅的方式，对STO安全功能实现了又一种双重保护；这两组的双重保护进一步提高了STO安全功能的可靠性；同时，CPU会根据STO的状态，通过指示线路，将系统的安全状态反馈给操作者，使得操作、警示更加明了；

2)本实用新型的电路器件组成较少，逻辑清晰，结构简单，成本较低，预期达到本实用新型最为可靠的STO状态，外部安全开关S1、S2必须均处于打开状态，两路独立的STO控制通道输出的STO1_LT、STO2_LT均为高电平，两组PWM Buffer分别切断自身的输出，阻止功率半导体PWM驱动信号的传递，实现马达转矩安全停止；随后根据STO1_LT、STO2_LT的高电平状态的反馈，CPU判定处于STO状态，CPU停止输出功率半导体PWM驱动信号；同时，CPU经过警示线路对外部警示伺服驱动器此时处于STO状态；当STO状态解除后，让外部安全开关均处于闭合状态，将伺服驱动器复位，即可重新启用伺服驱动器；本实用新型在伺服驱动器没有断电的情况下可靠地阻断马达转矩的产生，并且在系统达到安全状态后能够更快地重新启动系统，减少繁琐的操作，节省了时间。

附图说明

图1为本实用STO线路的拓扑图；

图2为本实用新型电路原理图；

图3为本实用新型ST0功能逻辑表。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

实施例：

请参阅图1-3，本实用新型提供一种技术方案：一种安全转矩停止的硬件线路，包括第一STO信号检测单元、第一PWM Buffer、第二STO信号检测单元、第二PWM Buffer、第一PWM Buffer检测单元和第二PWM Buffer检测单元、微处理器CPU、外部控制器以及警示线路。

第一PWM Buffer检测单元的独立部分包括诊断线路1和反馈信号1，第二PWMBuffer检测单元的独立部分包括诊断信号2和反馈信号2，第一PWM Buffer检测单元和第二PWM Buffer检测单的元公共部分为诊断线路3。

以上部件连接方式如下，外部控制器的两路安全信号分别连接到第一STO信号检测单元的输入STO1和第二STO信号检测单元的输入STO2上；STO1经过第一STO信号检测单元输出信号STO1_LT，STO1_LT连接到第一PWM Buffer的使能脚，此为第STO1控制通道；同理，STO2经过STO信号检测单元输出信号STO2_LT，STO2_LT连接到第二PWM Buffer的使能脚，此为第STO2控制通道；同时，STO1_LT、STO2_LT分别给到CPU的输入端口，作为CPU对STO控制通道的监测；第一PWM Buffer检测单元通过诊断线路1和诊断线路3生成反馈信号1的方式使得CPU对第一PWM buffer的状态进行监测，第二PWM Buffer检测单元通过诊断线路2和诊断线路3生成反馈信号2的方式使得CPU对第二PWM buffer的状态进行监测，第一PWM Buffer检测单元给CPU的反馈信号为STO1_CK，第二PWM Buffer检测单元给CPU的反馈信号为STO2_CK。CPU根据信号STO1_LT、STO2_LT、STO1_CK、STO2_CK的状态，通过警示线路生成警报信号显示伺服驱动器系统的安全状态。以上内容就是附图1所描述的完整的STO线路的拓扑。

外部控制器与STO功能模块的连接方式如下：电源24VDC经过外部功能安全开关S1，接入到对应的STO1；电源24VDC经过外部功能安全开关S2，接入到对应的STO2，电源24VDC的地接PGND。如果S1、S2闭合，此操作指令为系统未进入安全状态，伺服驱动器应正常工作，马达应正常输出转矩；如果S1、S2开路，此操作指令为系统进入安全状态，伺服驱动器应执行安全转矩停止，马达无转矩产生。

第一STO信号检测单元，包括第一限流电阻R1、第一分压电阻R2、第一滤波电容C1、第一隔离光耦PC1、第一上拉电阻R5、第一滤波电阻R6、第三滤波电容C3；第一STO信号检测单元的输入口STO1采用串联的方式将第一限流电阻R1连接至第一隔离光耦PC1的PIN1上，第一隔离光耦PC1的PIN2接电源24VDC的地PGND；同时，第一分压电阻R2、第一滤波电容C1均与隔离光耦PC1的PIN1、PIN2并联；第一上拉电阻R5将第一隔离光耦PC1的PIN4上拉至电源3.3V，第一隔离光耦PC1的PIN3接电源3.3V的地；第一滤波电阻R6与第三滤波电容C3组成的RC滤波将第一隔离光耦PC1PIN4上的信号经过滤波输出，输出信号定义为STO1_LT，传递至CPU第一输入端口STO1_LT以及其他后端线路。

第二STO信号检测单元，包括第二限流电阻R3、第二分压电阻R4、第二滤波电容C2、第二隔离光耦PC2、第二上拉电阻R7、第二滤波电阻R8、第四滤波电容C4；第二STO信号检测单元的输入口STO2采用串联的方式将第二限流电阻R3连接至第二隔离光耦PC2的PIN1上，第二隔离光耦PC2的PIN2接电源24VDC的地PGND；同时，第二分压电阻R4与第二滤波电容C2均与第二隔离光耦PC2的PIN1、PIN2并联；第二上拉电阻R7将第二隔离光耦PC2的PIN4上拉至电源3.3V，第二隔离光耦PC2的PIN3接电源3.3V的地；第二滤波电阻R8与第四滤波电容C4组成的RC滤波将第二隔离光耦PC2PIN4上的信号经过滤波输出，输出信号定义为STO2_LT，传递至CPU第二输入端口STO2_LT以及其他后端线路。

当S1、S2处于闭合状态，信号STO1_LT、STO2_LT为低电平，伺服驱动器系统未进入安全状态；S1、S2处于开路状态，信号STO1_LT、STO2_LT为高电平，系统进入安全状态。

第一PWM Buffer为反相缓冲器U1，线路中还包括第三至第八上拉电阻(R16～R21)；CPU输出的功率半导体PWM驱动信号UP、VP、WP、UN、VN、WN接入反相器U1的PIN2～PIN7，并通过第三至第八上拉电阻((R16～R21)依次将UP、VP、WP、UN、VN、WN上拉至电源3.3V，反相缓冲器U1的PIN13～PIN18输出电平转换后的PWM信号UP1、VP1、WP1、UN1、VN1、WN1；信号STO1_LT接至反相缓冲器U1的使能脚PIN19。第一PWM Buffer根据STO1_LT的电平状态，控制CPU与第二PWM Buffer之间的PWM驱动信号的通断：STO1_LT为高电平时反相缓冲器U1截止UP1、VP1、WP1、UN1、VN1、WN1的输出，系统进入安全状态，转矩停止输出，同时CPU在接收到高电平的STO1_LT后停止输出UP、VP、WP、UN、VN、WN；STO1_LT为低电平，STO1控制通道退出安全状态，CPU解除STO1控制通道检测的异常状态，同相缓冲器U2恢复正常输出功能。因此，STO1控制通道优先通过反相缓冲器U1实现硬件线路上对功率半导体PWM驱动信号传输的控制，然后通过STO1_LT反馈给CPU，实现CPU对PWM信号的控制。

第二PWM Buffer为同相缓冲器U2，线路中还包括第一至第六下拉电阻(R22～R27)；反相缓冲器U1的PIN13～18输出的PWM信号UP1、VP1、WP1、UN1、VN1、WN1连接至同相缓冲器U2的PIN2～PIN7，同时通过第一至第六下拉电阻(R22～R27)依次将UP1、VP1、WP1、UN1、VN1、WN1下拉至电源3.3V的地，同相缓冲器U2的PIN2～PIN7输出PWM信号UP2、VP2、WP2、UN2、VN2、WN2至逆变IGBT驱动线路(图中未标示)；信号STO2_LT接至同相缓冲器U2的使能脚PIN19。第二PWM Buffer根据STO2_LT的电平状态，控制第一PWM Buffer与逆变IGBT驱动线路(图中未标示)之间的PWM驱动信号的传输：STO2_LT为高电平时同相缓冲器U2截止UP2、VP2、WP2、UN2、VN2、WN2的输出，系统进入安全状态，停止转矩输出，同时CPU在接收到高电平的STO2_LT后关闭PWM驱动信号UP、VP、WP、UN、VN、WN的输出；STO2_LT为低电平，STO2控制通道退出安全状态，CPU解除STO2控制通道检测的异常状态，同相缓冲器U2恢复正常输出功能。因此，STO2控制通道优先通过同相缓冲器U2实现件线路上对功率半导体驱动信号PWM传输的控制，然后通过STO2_LT反馈给CPU，实现CPU对PWM信号的控制。

STO1_LT、STO2_LT中任一信号的电平为高，系统都会进入安全状态；系统退出安全状态，则需要STO1_LT、STO2_LT的电平均为低。本实施例要系统达到更可靠的安全状态，STO1_LT、STO2_LT必须同为高电平，即为S1、S2均处于开路状态。同时，在外部安全开关S1、S2全部打开时第一STO信号检测单元的STO1_LT和第二STO信号检测单元的STO2_LT都为高电平，伺服驱动器CPU生成第一异警；第一STO信号检测单元输出的信号STO1_LT为高电平，同时第二STO信号检测单元输出的信号STO2_LT为低电平时，伺服驱动器CPU生成第二异警；第一STO信号检测单元输出的信号STO1_LT为低电平，同时第二STO信号检测单元输出的信号STO2_LT为高电平时，伺服驱动器CPU生成第三异警。

第一PWM buffer检测线路，包括反相缓冲器U1、第七下拉电阻R10、第三滤波电阻R12、第五滤波电容C5，以及与第二PWM buffer检测线路共用部分的第一NPN型三极管Q1、第九上拉电阻R28、第十上拉电阻R9；反相缓冲器U1的PIN9通过接电源3.3V地的方式配置为低电平，作为第一PWM Buffer检测单元的诊断线路1；CPU的STO_EN端口连接至第一NPN三极管Q1的基极b，并且通过第九上拉电阻R28将STO_EN信号上拉至电源3.3V，第一NPN三极管Q1的发射极e接电源3.3V的地，第一NPN三极管Q1的集电极c通过第九上拉电阻R28上拉至电源3.3V，以此方式构成第一、第二PWM Buffer检测单元共用的诊断线路3；第七下拉电阻R10将反相缓冲器U1的PIN11下拉至电源3.3V地，并且经过由第三滤波电阻R12与第五滤波电容C5组成的RC滤波线路连接至CPU的第三输入端口STO1_CK，以此种方式构成第一PWM Buffer检测单元的反馈信号1；诊断线路1、诊断线路3和反馈信号1组成第一PWM buffer检测线路。

第二PWM buffer检测单元，包括同相缓冲器U2、第八下拉电阻R11、第四滤波电阻R13、第六滤波电容C6，以及与第一PWM buffer检测线路共用部分的第一NPN型三极管Q1、第九上拉电阻R28、第十上拉电阻R9；同相缓冲器U2的PIN9通过接电源3.3V的方式配置为高电平，作为第二PWM Buffer检测单元的诊断线路2；诊断线路3为第一、第二PWM Buffer检测单元共用，因此第一NPN三极管Q1的集电极c同样连接至同相缓冲器U2的PIN1；通过第八下拉电阻R11将同相缓冲器U2的PIN11下拉至电源3.3V的地，并经过由第四滤波电阻R13与第六滤波电容C6组成的RC滤波线路连接至CPU的第四输入端口STO2_CK，以此方式构成第二PWMBuffer检测单元的反馈信号2；诊断线路2、诊断线路3和反馈信号2组成第二PWM buffer检测线路。

第一PWM buffer检测线路与第二PWM buffer检测线路用于检测第一、第二PWMbuffer功能是否正常；如果PWM buffer检测线路出现以下任一异常状况，伺服驱动器CPU生成第四异警进行安全保护，CPU同时停止PWM驱动信号输出；依据诊断线路3，STO_EN为高电平时STO1_CK、STO2_CK为高电平，STO_EN为低电平时STO1_CK、STO2_CK为低电平；因此异常状况①为在伺服驱动器上电初始化时CPU控制STO_EN信号进行由高到低再到高的电平切换时CPU未接收到STO1_CK、STO2_CK中任一信号由高到低再到高的电平切换，PWM Buffer截止功能失效；异常状况②为伺服驱动器上电初始化结束后在STO1_LT、SOT2_LT为低电平时STO1_CK和STO2_CK至少有一个信号仍为低电平。换言之，伺服驱动器系统上电初始化检测期间，CPU对STO_EN有高低电平切换时STO1_CK、STO2_CK也需有对应的高低电平切换，CPU判定反相缓冲器U1、同相缓冲器U2的截止功能正常；系统初始化结束后STO1_CK、STO2_CK一直保持高电平状态，CPU判定反相缓冲器U1、同相缓冲器U2的工作状态正常，伺服驱动器系统可以正常运行。

警示线路包括电平转换缓冲器U3、第十一上拉电阻R14、第三限流电阻R15、第三隔离光耦PC3、单相整流桥D1；CPU的DO1输出端口与平转换缓冲器U3的PIN4连接，并且通过第十一上拉电阻R14将DO1输出端口上拉至电源3.3V；电源3.3V串联第三限流电阻R15后连接至第三隔离光耦PC3的PIN1，电平转换缓冲器U3的PIN16接至第三隔离光耦PC3的PIN2；第三隔离光耦PC3的PIN4接单相整流桥D1的PIN1，第三隔离光耦PC3的PIN3接单相整流桥D1的PIN2。单相整流桥D1的两路输入PIN3、PIN4供外部安全控制器接线，以便对外输出警报信号。

STO1_LT、STO2_LT、STO1_CK以及STO2_CK任何一路信号异常，警示线路就会动作，CPU的DO1输出端口输出低电平，第三隔离光耦PC3被导通，DOUT与DOCOM因第三隔离光耦PC3开集极的导通，可以用于外部安全控制器连接警示信号。

通过本实用新型的安全转矩停止STO的线路，可以有效地控制系统的安全状态，能够可靠地切断马达的转矩来源。并且，通过CPU对STO1、STO2控制通道以及PWM Buffer的截止功能进行监测，提高安全转矩停止STO硬件线路的可靠性，通过警示线路为伺服驱动器的操作者提供伺服驱动器安装状态的指示。

附图3是本装置的ST0功能逻辑表，可以更好的解释本装置是如何在硬件线路上执行STO功能：STO1控制通道和STO2控制通道中任一个都可以达到截止PWM驱动信号传输的效果；当安全开关S1打开时，STO1控制通道控制反相缓冲器U1截止PWM驱动信号，CPU关闭PWM驱动信号的输出；当安全开关S2打开时，STO2控制通道控制同相缓冲器U2截止PWM驱动信号，CPU关闭PWM驱动信号的输出；安全开关S1、S2同时打开，反相缓冲器U1和同相缓冲器U2同时截止PWM驱动信号，才能够达到本实用新型最高安全保护等级；只有安全开关S1、S2都闭合，系统才退出STO状态，伺服驱动器才能够正常运行。

以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点,对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型；因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内，不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种实现安全转矩停止的硬件线路，其特征在于，包括：

STO1控制通道，所述STO1控制通道包括第一STO信号检测单元与第一PWM Buffer；所述第一STO信号检测单元，用于将输入信号的状态变换转换为信号STO1_LT高低电平的变换；

STO2控制通道，所述STO2控制通道包括第二STO信号检测单元与第二PWM Buffer；所述第二STO信号检测单元，用于将输入信号的状态变换转换为信号STO2_LT高低电平的变换；

CPU，所述CPU的功率半导体驱动PWM信号口与第一PWM Buffer及第二PWM Buffer连接，所述第一PWM Buffer及第二PWM Buffer串联；所述第一STO信号检测单元输出信号STO1_LT与第一PWM Buffer的第二使能端口相连，第二STO信号检测单元输出信号STO2_LT与第二PWM Buffer的第二使能端口相连；所述第一STO信号检测单元与CPU的第一输入端口连接，所述第二STO信号检测单元与CPU的第二输入端口连接；所述CPU用于监测STO1控制通道和STO2控制通道的安全状态；

第一PWM Buffer检测单元，所述第一PWM Buffer检测单元布设在CPU与第一PWMBuffer之间；

第二PWM Buffer检测单元，所述第二PWM Buffer检测单元布设在CPU与第二PWMBuffer之间；

所述第一PWM Buffer检测单元和第二PWM Buffer检测单元均包括诊断线路3，所述CPU通过诊断线路3与第一PWM Buffer及第二PWM Buffer的第一使能端口连接；所述第一PWMBuffer与CPU的第三输入端口连接，所述第二PWM Buffer与CPU的第四输入端口连接；

警示线路，所述警示线路与CPU连接，用于将CPU的输出信号转换为警报信号。

2.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述第一STO信号检测单元包括第一隔离光耦，所述第二STO信号检测单元包括第二隔离光耦；

所述第一隔离光耦导通/不导通时，信号STO1_LT呈现为低电平/高电平状态；所述第二隔离光耦导通/不导通时，信号STO2_LT呈现为低电平/高电平状态；在信号STO1_LT或信号STO2_LT呈现为高电平状态时，所述CPU关闭PWM信号的输出。

3.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述第一PWM Buffer为含使能的反相缓冲器U1，所述第二PWM Buffer为含使能的同相缓冲器U2。

4.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述第一STO信号检测单元输出信号STO1_LT与第一PWM Buffer的第二使能脚相连，第二STO信号检测单元输出信号STO2_LT与第二PWM Buffer的第二使能脚相连；STO1_LT为高电平时所述第一PWM Buffer截止输出，STO1_LT为低电平时所述第一PWM Buffer恢复正常；STO2_LT为高电平时所述第二PWM Buffer截止输出，STO2_LT为低电平时所述第二PWM Buffer恢复正常。

5.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述第一PWM Buffer检测单元包括诊断线路1，所述第二PWM Buffer检测单元包括诊断线路2；所述诊断线路1和诊断线路3用于控制第一PWM Buffer检测单元的反馈信号STO1_CK，所述诊断线路2和诊断线路3用于控制第二PWM Buffer检测单元的反馈信号STO2_CK。

6.根据权利要求5所述的一种实现安全转矩停止的硬件线路，其特征在于：所述诊断线路3包括可控半导体开关NPN型三极管。

7.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述警示线路包括第二同相缓冲器和第三隔离光耦，所述警示线路对外输出线路连接有单相整流桥。

8.根据权利要求1所述的一种实现安全转矩停止的硬件线路，其特征在于：所述STO1控制通道和STO2控制通道相互独立，任何一路均可独立地切断所有逆变驱动PWM信号。