CN220324147U - 一种用于ddr4内存条供电电路 - Google Patents

Abstract

本实用新型公开了一种用于DDR4内存条供电电路，包括主控芯片以及与所述主控芯片相连接的输入保护电路以及异常指示电路，通过输入保护电路设置的MOS管对多个连接器进行通断控制，且输入保护电路设置的第二电源单独对第一连接器以及第二连接器进行单独供电，进一步对主控芯片连接的电压进行通断控制，从而对设置在输入保护电路另一侧的主控芯片进行电压保护，以提高主控芯片供电稳定性，另外，主控芯片的一端还连接有多个异常指示电路，每一异常指示电路设置有一个发光二极管，发光二极管用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管通过三极管进行通断控制，方便用户查看电路是否正常连接，提高对DDR4内存条整体供电稳定性。

Description

一种用于DDR4内存条供电电路

技术领域

本实用新型设计涉及电路板的技术领域，尤其涉及用于DDR4内存条供电电路。

背景技术

随着工业制造的快速发展，人们对DDR4内存条供电性能越来越高，由于DDR4内存条应用于服务器开发以及公司的存储读取方面，在市场以及研发上起到很大的作用，由于当前的DDR4内存条设置的RDIMM模块直接适配与服务器的CPU相连接且邻近，服务器在进行通电工作时，CPU在进行运行时容易发热，从而影响主板上设置的RDIMM模块的正常使用，且在服务器本身需要加装多个内存条，在安装内存条时对服务器的主板冲击力较大，容易对RDIMM模块造成损坏，且服务器本身密封性较强，内存条以及安装于内存条一侧的RDIMM模块会收到冷热冲击的损害，一般的服务器平台体积过大，进行可靠性测试后，服务器整体供电不稳定，容易造成主板受损，由于服务器以及主板的维修成本较高，无法对温度、湿度、以及高电压进行稳定测试，市场上现有的服务器存在使用过程中的DDR4内存条的测试可靠性较差的问题。

实用新型内容

本实用新型公开的用于DDR4内存条供电电路，目的在于克服现有技术存在对DDR4内存条测试可靠性较差的问题。

一种用于DDR4内存条供电电路，其中，所述电路包括主控芯片，以及分别与主控芯片相连接的转换电路、输入保护电路、异常指示电路；

所述异常指示电路包括：第一电源、第一电阻、三极管、第二电阻、发光二极管，所述主控芯片的VVD1端口作为所述异常指示电路的起始点，所述主控芯片的VVD1端口连接所述第一电阻的一端，所述第一电阻的另一端连接所述三极管的基极，所述三极管的发射极接地，所述三极管的集电极同时连接所述第二电阻的一端以及所述发光二极管的正极，所述第二电阻另一端连接所述第一电源，所述发光二极管的负极接地：

所述输入保护电路包括：第一连接器、第二连接器、第二电源、MOS管、瞬态二极管、第一电容、第二电容、第三电容、第三电阻、第四电阻，所述第一连接器的第一连接端同时连接所述第二连接器的第一连接端、所述瞬态二极管的正极以及所述MOS管漏极，所述第一连接器的第二连接端同时连接所述第二连接器的第二连接端、所述第二连接器的第三连接端、所述瞬态二极管的负极、所述第四电阻的一端、所述第二电容的一端、所述第三电容的一端，所述MOS管的源极同时连接所述第一电容的另一端、所述第三电阻的另一端、所述第二电源的电源输出端、所述第二电容的另一端、所述第三电容的另一端，所述MOS管的栅极同时连接所述第一电容的一端、所述第三电阻的另一端以及所述第四电阻的另一端，所述第一连接器的一端连接所述主控芯片的VTT端口。

所述的用于DDR4内存条供电电路，其中，所述转换电路包括分控芯片以及分别与所述分控芯片相连接的第一调整电路以及第二调整电路，所述第一调整电路包括：第三电源、第四电容、第五电容、第五电阻、第六电阻、第七电阻，所述第三电源的电源输出端同时连接所述第四电容的一端、所述第五电容的一端、所述第五电阻的一端、所述分控芯片的VCC端口以及所述分控芯片的VIN端口，所述第四电容另一端以及所述第五电容的另一端均接地，所述第五电阻的另一端同时连接所述第六电阻的一端以及所述分控芯片的EN端口，所述第六电阻的另一端接地，且所述分控芯片设置有多个接地端，每一所述接地端均接地。

所述的用于DDR4内存条供电电路，其中，所述转换电路还连接有第一芯片保护电路，所述第一芯片保护电路包括：第六电容、第八电阻，所述第六电容以及所述第八电阻均并联设置于所述分控芯片的一侧，且所述第六电容的一端同时连接所述分控芯片的VFB端口以及所述第六电阻的另一端，所述第六电容的另一端同时连接所述第八电阻的一端以及与所述分控芯片相连接的电感的另一端，所述第八电阻的一端连接所述分控芯片的VFB端口以及所述第六电阻的另一端，所述第八电阻的另一端连接所述分控芯片相连接的电感的另一端。

所述的用于DDR4内存条供电电路，其中，所述第二调整电路包括：电感、第七电容、第八电容、第九电容、第十电容，所述主控芯片的一端还设置有VDD3端口，所述VDD3端口串联有一个VDD_C端口，所述VDD_C端口作为第二调整电路的起始点，且所述VDD_C端口同时连接所述第八电容的一端、所述第九电容的一端、所述第十电容的一端、所述电感的一端，所述电感的另一端同时连接所述分控芯片的SW1端口、所述分控芯片的SW2端口以及所述第七电容的一端，所述第七电容另一端连接所述分控芯片的VBST端口。

所述的用于DDR4内存条供电电路，其中，所述转换电路的一侧连接有第二芯片保护电路，所述芯片保护电路包括：第十一电容、第十二电容，所述第十一电容的一端连接所述分控芯片的SS端口，所述第十一电容的另一端接地，所述第十二电容的一端连接所述分控芯片的VREG5端口，所述第十二电容的另一端接地。

所述的用于DDR4内存条供电电路，其中，所述MOS管为场效应P-MOS管，且所述MOS管的漏极以及源极之间串联有一个二极管。

所述的用于DDR4内存条供电电路，其中，所述输入保护电路的一端还装配有一个电源适配器，所述电源适配器用于变压。

所述的用于DDR4内存条供电电路，其中，所述MOS管为场效应P-MOS管，所述三极管为NPN型三级管。

所述的用于DDR4内存条供电电路，其中，所述主控芯片连接有至少两个所述异常指示电路。

所述的用于DDR4内存条供电电路，其中，所述第一电源的供电电压为3.3V，且所述第二电源的供电电压为12V。

与现有技术相比较，本实用新型具有以下优点：

本实用新型的用于DDR4内存条供电电路，包括主控芯片以及与所述主控芯片相连接的输入保护电路以及异常指示电路，通过输入保护电路设置的MOS管对多个连接器进行通断控制，且输入保护电路设置的第二电源单独对第一连接器以及第二连接器进行单独供电，从而对主控芯片连接的电压进行通断控制，从而对设置在输入保护电路另一侧的主控芯片进行电压保护，以提高主控芯片的供电稳定性，另外，主控芯片的一端还连接有多个异常指示电路，每一异常指示电路设置有一个发光二极管，异常指示电路设置的发光二极管用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管通过三极管进行通断控制，方便用户进行查看电路是否正常连接，提高对DDR4整体供电的稳定性。

附图说明

为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的用于DDR4内存条供电电路的异常指示电路整体结构电路图；

图2为本实用新型实施例提供的用于DDR4内存条供电电路连接的输入保护电路整体结构电路图；

图3为本实用新型实施例提供的用于DDR4内存条供电电路的转换电路的整体电路图；

图4为本实用新型实施例提供的用于DDR4内存条供电电路的第一调整电路的整体电路图；

图5为本实用新型实施例提供的用于DDR4内存条供电电路的第二调整电路的整体电路图；

图6为本实用新型实施例提供的用于DDR4内存条供电电路的第二芯片保护电路的整体结构电路图；

图7为本实用新型实施例提供的用于DDR4内存条供电电路的整体电连接示意图。

第一电源V1、第二电源V2、第三电源V3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8；

第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12；

家用电源B1、电源适配器B2、直流供电电源B1、第一连接器J1、第二连接器J2、瞬态二极管TVS；

主控芯片P1、分控芯片P2、MOS管M1、发光二极管D2、二极管D2`、三极管QVT；

供电电路S1、异常指示电路S2、输入保护电路S3、转换电路S4、第一调整电路S5、第二调整电路S6、第二芯片保护电路S7、第一芯片保护电路S8。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

请参阅图1、图2以及图3，如图所示，本实用新型的一种用于DDR4内存条供电电路，其中，所述电路包括主控芯片P1，以及分别与主控芯片P1相连接的转换电路S4、输入保护电路S3、异常指示电路S2。

所述异常指示电路S2包括：第一电源V1、第一电阻R1、三极管QVT、第二电阻R2、发光二极管D2；所述主控芯片P1的VVD1端口作为所述异常指示电路的起始点，所述主控芯片P1的VVD1端口连接所述第一电阻的一端，所述第一电阻R1的另一端连接所述三极管QVT的基极，所述三极管QVT的发射极接地，所述三极管QVT的集电极同时连接所述第二电阻R2的一端以及所述发光二极管D2的正极，所述第二电阻R2另一端连接所述第一电源V1，所述发光二极管D2的负极接地：

所述输入保护电路包括：第一连接器J1、第二连接器J2、第二电源V2、MOS管M1、瞬态二极管TVS、第一电容C1、第二电容C2、第三电容C3、第三电阻R3、第四电阻R4；所述第一连接器J1的第一连接端同时连接所述第二连接器J2的第一连接端、所述瞬态二极管TVS的正极以及所述MOS管M1漏极，所述第一连接器J1的第二连接端同时连接所述第二连接器J2的第二连接端、所述第二连接器J2的第三连接端、所述瞬态二极管TVS的负极、所述第四电阻R4的一端、所述第二电容C2的一端、所述第三电容C3的一端，所述MOS管M1的源极同时连接所述第一电容C1的另一端、所述第三电阻R3的另一端、所述第二电源V2的电源输出端、所述第二电容C2的另一端、所述第三电容C3的另一端，所述MOS管M12的栅极同时连接所述第一电容C1的一端、所述第三电阻R3的另一端以及所述第四电阻R4的另一端，所述第一连接器的一端连接所述主控芯片的VTT端口。

具体的，在本方案实施例中，供电电路适用于DDR4内存条的供电，当DDR4内存条插接于内存条插槽后，此时异常指示电路S2以及输入保护电路，分别对DDR4内存条的供电进行电压控制，异常指示电路S2设置有一个发光二极管D2，发光二极管D2用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管D2通过一个三极管QVT进行通断控制，方便用户进行查看电路是否正常连接，另外输入保护电路设置有多个连接器，且第一连接器J1以及第二连接器J2配合输入保护电路S3设置的瞬态二极管TVS以及MOS管对安装于电路板上的内存条进行电路保护，防止电路在进行通断连接的瞬间，电流过大而对内存条造成损坏，在一种实施例中，主控芯片P1与内存条之间设置有多个输入保护电路，防止220V标准电压连接电源适配器时出现电流过大导致电路损坏，提高供电电路整体供电的稳定性，保证装配于主板的DDR4内存条稳定运行。

具体的，本方案实施例中，主控芯片P1总共有两种电压输入方式，一是通过12V的电源适配器B2接入标准的220V电压，它所输出的12V即作为此供电装置的输入。二是通过直流供电电源B1直接稳定输出12V作为此供电装置的输入，此输入方式一般用于装置的调试分析；且本方案实施例中，输入保护电路S3用于为了内存条不被因为供电异常而损坏，在每个芯片的每路输出上都设置了输出保护。若输出值异常过大将切断此路输出。另外，为了此设备能接收到稳定的12V输入以及不被过冲等因素对设备造成损害，在12V输入前设置了防反接及防短路的保护电路，经过了了此保护电路后稳定输出12V，且本方案所采用的一种用于DDR4内存条供电电路仅适用于DDR4内存条的RDIMM模块进行单独测试，若要在其他模块(UDIMM模块或SODIMM模块)进行测试，则需要更换不同的转接器。

进一步的，主控芯片P1连接有至少两个异常指示电路S2，当进行通电连接后，此时异常指示电路S2设置的三极管QVT进行电连接，且由于每一所述异常指示电路设置有不同颜色的发光二极管D2，每一发光二极管D2发出红色光效，用户根据发光二极管D2的颜色可实时判断该电路的电压是否达到稳定状态，为了检测此设备上的每一条内存条供电情况是否正常。在一种实施例中，在主控芯片P1的VDD输出端都设置了输出异常指示电路，用红色LED灯来表示。若输出异常此路的红色LED灯将亮起，如果供电后异常指示不亮即表示内存条供电正常，另外，请参阅图6，如图所示，在一种实施例中，每一转换电路对应一个转换模块(BUCK_VDD模块)，且每一转换模块对应一个DDR4内存条插槽(4DIMMS)，用于对每一内存条插槽进行输出保护，输出保护电压为1.2V电压，每一DDR4内存条插槽均连接至总的输入保护电路，且相对于所述输入保护电路的另一端架设一个异常指示电路用于对电路中的电压进行指示。

请参阅图1以及图3，如图所述，所述的用于DDR4内存条供电电路，其中，所述主控芯片P1还连接有一个转换电路S4，所述转换电路S4包括分控芯片P2以及分别与所述分控芯片P2相连接的第一调整电路S5以及第二调整电路S6，,所述第一调整电路S5包括：第三电源V3、第四电容C4、第五电容C5、第五电阻R5、第六电阻R6、第七电阻R7；所述第三电源V3的电源输出端同时连接所述第四电容C4的一端、所述第五电容C5的一端、所述第五电阻R5的一端、所述分控芯片P2的VCC端口以及所述分控芯片P2的VIN端口，所述第四电容C4另一端以及所述第五电容C5的另一端均接地，所述第五电阻R5的另一端同时连接所述第六电阻R6的一端以及所述分控芯片P2的EN端口，所述第六电阻R6的另一端接地，且所述分控芯片P2设置有多个接地端，每一所述接地端均接地。

具体的，本方案实施例中，转换电路设置的分控芯片P2用于对主控芯片P1的电压进行电压转换，转换电路S4中设置有多个电容以及电阻，且转换电路S4包含有两个调整电路(第一调整电路S5以及第二调整电路S6)，第一调整电路S5用于对分控芯片P2的左侧电路进行电压控制，分控芯片P2的左侧包含有多个连接端口，其中包括(VCC、VIN、VD、VFB、SS、EN、GND接地端)，第二调整电路用于对分控芯片的右侧电路进行电压控制，分控芯片的右侧包含多个连接端口，其中包括(SW1、SW2、VBST、PG、VREG5、PGND1、PGND2、)，其中SW1端口、SW2端口以及VBST均直接外接至主控芯片的VDD3端口上，且直接对主控芯片的VDD3进行电压控制，这种设置方式，通过在电路板上加装多个转换电路，实现对电压多路径的输出转换，提高电压整体的转换效率。

进一步的，在一种实施例中，转换电路整体为一种BUCK转换模块(BUCK_VDD)，SW1.、SW2以及PG端口分别输出三种不同的电压以对主控芯片进行供电，三种不同的电压分别为(VDD_1.2V/VPP_2.5V/VTT_0.6V)，且供电电路总共设置有至少8个BUCK转换模块，每一个BUCK转换模块的分控芯片为4个DDR4内存条提供对应的电压输出(VDD_1.2V/VPP_2.5V/VTT_0.6V)，总共可配置32个DDR4内存条进行供给电压，其中，BUCK-VPP端口输出的2.5V电压为设置有VPP端口的内存条插槽进行供电，BUCK-VTT端口输出的0.6V电压为设置有VPP端口的内存条插槽进行供电，这种设置方式，仅通过在DDR4电路板上加装多个转换模块，即可实现对多个插槽电路形成稳定的电压，保证每一内存条在各插槽中的稳定运行。

请参阅图3以及图4，如图所示，所述的用于DDR4内存条供电电路，其中，所述转换电路S4的一侧还连接有第一芯片保护电路S8，所述第一芯片保护电路S8包括：第六电容C6、第八电阻R8；所述第六电容C6以及所述第八电阻R8均并联设置于所述分控芯片的一侧，且所述第六电容C6的一端同时连接所述分控芯片P2的VFB端口以及所述第六电阻R6的另一端，所述第六电容C6的另一端同时连接所述第八电阻R8的一端以及与所述分控芯片P2相连接的电感L的另一端，所述第八电阻R8的一端连接所述分控芯片P2的VFB端口以及所述第六电阻R6的另一端，所述第八电阻R8的另一端连接所述分控芯片P2相连接的电感L的另一端。

具体的，在本方案实施例中，第一保护电路S8架设于分控芯片的一侧，且第一芯片保护电路中的第六电容C6以及第七电阻R7均并联设置于分控芯片的一侧，第六电容C6以及第七电阻R7的两端分别与芯片的一侧以及芯片一侧设置的电感相连接，形成回路，因内存条本身无法正常运行，需要连接主板插槽才能形成回路，进行稳定运行，第一保护电路则用于将电感一侧的大电流分配至第六电容以及第七电阻中进行分流，防止电流过大影响分控芯片的正常运行，这种加装第一保护电路后，进一步提高对分控芯片整体稳定运行保障。

请参阅图3以及图5，如图所示，所述的用于DDR4内存条供电电路，其中，所述第二调整电路包括：电感L、第七电容C7、第八电容C8、第九电容C9、第十电容C10；所述主控芯片的一端还设置有VDD3端口，所述VDD3端口串联有一个VDD_C端口，所述VDD_C端口作为第二调整电路的起始点，且所述VDD_C端口同时连接所述第八电容C8的一端、所述第九电容C9的一端、所述第十电容C10的一端、所述电感L的一端，所述电感L的另一端同时连接所述分控芯片P2的SW1端口、所述分控芯片P2的SW2端口以及所述第七电容C7的一端，所述第七电容C7另一端连接所述分控芯片P2的VBST端口。

具体的，在本方案实施例中，第二调整电路设置于分控芯片的右侧，第二调整电路设置有多个电容，且每一电容均并联设置在分压芯片的右侧，多个电容(第七电容C7、第八电容C8、第九电容C9、第十电容C10)用于对电路中的电压合理分配，VDD_C端口串联至主控芯片P1的VDD3端口，分控芯片P2的右侧端口其中包括(SW1、SW2、VBST、PG、VREG5、PGND1、PGND2、)，分控芯片的右侧端口的SW1端口、SW2端口以及VBST端口均通过设置电感另一侧的导线直接外接至主控芯片的VDD3端口上，这种设置方式，通过电感进行合理分配电压至主控芯片，输出至主控芯片的一侧，实现主控制芯片稳定运行，进而保证每一内存条在各插槽中的稳定运行。

请参阅图3以及图6，如图所示，所述的用于DDR4内存条供电电路，其中，所述转换电路S4的一侧连接有第二芯片保护电路S7，所述芯片保护电路S7包括：第十一电容C11、第十二电容C12，所述第十一电容C11的一端连接所述分控芯片P2的SS端口，所述第十一电容C11的另一端接地，所述第十二电容C12的一端连接所述分控芯片P2的VREG5端口，所述第十二电容C12的另一端接地。

具体的，在本方案实施例中，转换电路的一侧连接有第二芯片保护电路S7，第二芯片保护电路S7整体设置在分控芯片的下端，且第十一电容C11的一端连接分控芯片的SS端口，第十一电容C11另一端接地，且第十二电容C12的连接方式与第一电容C1的连接方式相同，第十一电容C11的另一端还连接至分控芯片P2的多个接地端，形成回路，请参阅图3，如图所示，分控芯片P2的多个接地端均接地(SS、GND、EP、PGND1、PGND2)，这种设置方式，在分控芯片P2进行分压的同时，通过一侧设置的第二芯片保护电路S7设置的第十一电容C11、第十二电容C12以及多个接地端对大电压进行过滤，再进转换电路对将第三电源进行分压实现分控芯片的稳定分压，保证与分控芯片另一侧的主控芯片在进行稳定的电连接。

请参阅图2，如图所示，所述的用于DDR4内存条供电电路，其中，所述MOS管为场效应P-MOS管，且所述MOS管M1的漏极以及源极之间串联有一个二极管D2。

具体的，在本方案实施例中，输入保护电路中设置有一个MOS管，MOS管整体为场效应P-MOS管，且场效应P-MOS管M1的漏极以及源极之间串联有一个二极管，串联二极管后的MOS管用于对通断连接的信号进行过滤，提高对输入保护电路整体的电压保护，防止大电流干扰P-MOS管对电压的通断控制，保证输入保护电路对电压稳定保护，输入保护电路的第二连接器还连接DDR4内存条插槽的一侧，形成供电保护，这种设置方式，在输入保护电路配合主控制芯片稳定运行后，进而保证每一内存条在各插槽中的稳定运行。

进一步的，耗尽型P-MOS管用于将第一连接器以及第二连接器的电压输出端，进行通断连接，由于第一连接器、第二连接器与P-MOS管的漏极进行连接，且由P-MOS管的源极直接连接至第二电源的一侧，进一步的配合瞬态二极管TVS，对流入P-MOS管的电压进行合理过滤，从而使得第一连接器以及第二连接器进行反馈调节，保证输入保护电路进行合理有效的电压保护，从而保障主控芯片整体稳定运行。

请参阅图7，如图所示，所述的用于DDR4内存条供电电路，其中，所述输入保护电路的一端还装配有一个电源适配器，所述电源适配器用于变压。

具体的，在本方案实施例中，电源适配器用于将220V电压进行降压至12V电压，并将12V电压统分配至各个转化电路进行转化，再将12V电压转化成适用于主控芯片进行正常运行的额定电压(VDD_1.2V/VPP_2.5V/VTT_0.6V)，提高主控芯片整体的稳定运行能力，进一步保障插接在主板一侧的DDR4内存条的运行的稳定性。

请参阅图1，如图所示，所述的用于DDR4内存条供电电路，其中，所述三极管QVT为NPN型三级管。

具体的，在本方案实施例中，三极管QVT为NPN型三极管，三极管QVT用于对异常指示电路S2设置的发光二极管D2的进行通断控制，从而对发光二极管D2的发光强度进行调控，具体调控方式如下，若异常指示电路S2一侧的主控芯片P1通电后，此时有电流流入至三极管QVT基极的一侧，发光二极管D2此时不亮，电路此时为正常电连接，若电路非正常的进行电连接，无电流进入至异常指示模块，则此时二极管亮起红色灯光，这种设置方式，用户仅需观察灯光是否发光，从而判断电路是否正常的连通，提高对电路整体的电流顺畅度。

请参阅图1，如图所示，所述的用于DDR4内存条供电电路，其中，所述主控芯片P1连接有至少两个所述异常指示电路S2。

具体的，在本方案实施例中，主控芯片P1连接有至少两个异常指示电路S2，且每一异常指示电路S2单独设置，其中一个异常指示电路S2用于对主控芯片P1的VDD1端口的电压进行警示，其中另一个异常指示电路S2用于对主控芯片P1的VPP1端口的电压进行警示，在一种实施例中，若主控芯片P1一侧的VDD1端口电压不稳定或者无电压，则此时发光二极管D2发出红色光线，若此时主控芯片一侧的VDD1的电压稳定，则此时发光二极管不会发出任何光线，发光二极管默认为关闭状态，这种设置方式，添加多个异常指示电路后，增加了对主控芯片的警示作用，方便用户实时对主控芯片的电压状态进行查看。

请参阅图1以及图2，如图所示，所述的用于DDR4内存条供电电路，其中，所述第一电源V1的供电电压为3.3V，且所述第二电源V2的供电电压为12V。

具体的，第一电源V1用于输出3.3V电压，3.3V电压适配异常指示电路设置的发光二极管进行供电，配合异常指示电路的发光二极管使用，保证发光二极管D2能根据检测此设备上的每一条内存条供电情况是否正常，另外，第二电源V2用于输出12V电压，12V电压用于适配输入保护电路中的连接器进行电连接，若第一连接器以及第二连接器进行电连接后，配合电路中的瞬态二极管以及P-MOS管进行通断连接，以保证在输入保护电路配合主控制芯片稳定运行后，进而保证每一内存条在各插槽中的稳定运行。

本实用新型的用于DDR4内存条供电电路，包括主控芯片以及与所述主控芯片相连接的输入保护电路以及异常指示电路，通过输入保护电路设置的MOS管对多个连接器进行通断控制，且输入保护电路设置的第二电源单独对第一连接器以及第二连接器进行单独供电，从而对主控芯片连接的电压进行通断控制，从而对设置在输入保护电路另一侧的主控芯片进行电压保护，以提高主控芯片的供电稳定性，另外，主控芯片的一端还连接有多个异常指示电路，每一异常指示电路设置有一个发光二极管，异常指示电路设置的发光二极管用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管通过一个三极管进行通断控制，方便用户进行查看电路是否正常连接，提高对DDR4整体供电的稳定性。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种用于DDR4内存条供电电路，其特征在于，所述电路包括主控芯片，以及分别与主控芯片相连接的转换电路、输入保护电路、异常指示电路；

所述异常指示电路包括：第一电源、第一电阻、三极管、第二电阻、发光二极管；所述主控芯片的VVD1端口作为所述异常指示电路的起始点，所述主控芯片的VVD1端口连接所述第一电阻的一端，所述第一电阻的另一端连接所述三极管的基极，所述三极管的发射极接地，所述三极管的集电极同时连接所述第二电阻的一端以及所述发光二极管的正极，所述第二电阻另一端连接所述第一电源，所述发光二极管的负极接地；

所述输入保护电路包括：第一连接器、第二连接器、第二电源、MOS管、瞬态二极管、第一电容、第二电容、第三电容、第三电阻、第四电阻；所述第一连接器的第一连接端同时连接所述第二连接器的第一连接端、所述瞬态二极管的正极以及所述MOS管漏极，所述第一连接器的第二连接端同时连接所述第二连接器的第二连接端、所述第二连接器的第三连接端、所述瞬态二极管的负极、所述第四电阻的一端、所述第二电容的一端、所述第三电容的一端，所述MOS管的源极同时连接所述第一电容的另一端、所述第三电阻的另一端、所述第二电源的电源输出端、所述第二电容的另一端、所述第三电容的另一端，所述MOS管的栅极同时连接所述第一电容的一端、所述第三电阻的另一端以及所述第四电阻的另一端，所述第一连接器的一端连接所述主控芯片的VTT端口。

2.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述转换电路包括分控芯片以及分别与所述分控芯片相连接的第一调整电路以及第二调整电路；

所述第一调整电路包括：第三电源、第四电容、第五电容、第五电阻、第六电阻、第七电阻；

所述第三电源的电源输出端同时连接所述第四电容的一端、所述第五电容的一端、所述第五电阻的一端、所述分控芯片的VCC端口以及所述分控芯片的VIN端口，所述第四电容另一端以及所述第五电容的另一端均接地，所述第五电阻的另一端同时连接所述第六电阻的一端以及所述分控芯片的EN端口，所述第六电阻的另一端接地，且所述分控芯片设置有多个接地端，每一所述接地端均接地。

3.根据权利要求2所述的用于DDR4内存条供电电路，其特征在于，所述转换电路还连接有第一芯片保护电路，所述第一芯片保护电路包括：第六电容、第八电阻，所述第六电容以及所述第八电阻均并联设置于所述分控芯片的一侧，且所述第六电容的一端同时连接所述分控芯片的VFB端口以及所述第六电阻的另一端，所述第六电容的另一端同时连接所述第八电阻的一端以及与所述分控芯片相连接的电感的另一端，所述第八电阻的一端连接所述分控芯片的VFB端口以及所述第六电阻的另一端，所述第八电阻的另一端连接所述分控芯片相连接的电感的另一端。

4.根据权利要求2所述的用于DDR4内存条供电电路，其特征在于，所述第二调整电路包括：电感、第七电容、第八电容、第九电容、第十电容，所述主控芯片的一端还设置有VDD3端口，所述VDD3端口串联有一个VDD_C端口，所述VDD_C端口作为第二调整电路的起始点，且所述VDD_C端口同时连接所述第八电容的一端、所述第九电容的一端、所述第十电容的一端、所述电感的一端，所述电感的另一端同时连接所述分控芯片的SW1端口、所述分控芯片的SW2端口以及所述第七电容的一端，所述第七电容另一端连接所述分控芯片的VBST端口。

5.根据权利要求2所述的用于DDR4内存条供电电路，其特征在于，所述转换电路的一侧连接有第二芯片保护电路，所述芯片保护电路包括：第十一电容、第十二电容，所述第十一电容的一端连接所述分控芯片的SS端口，所述第十一电容的另一端接地，所述第十二电容的一端连接所述分控芯片的VREG5端口，所述第十二电容的另一端接地。

6.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述MOS管为场效应P-MOS管，且所述MOS管的漏极以及源极之间串联有一个二极管。

7.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述输入保护电路的一端还装配有一个电源适配器，所述电源适配器用于变压。

8.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述三极管为NPN型三级管。

9.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述主控芯片连接有至少两个所述异常指示电路。

10.根据权利要求1所述的用于DDR4内存条供电电路，其特征在于，所述第一电源的供电电压为3.3V，且所述第二电源的供电电压为12V。