CN220290062U - 一种基于异构多核的继电保护测试控制系统板卡及装置 - Google Patents
一种基于异构多核的继电保护测试控制系统板卡及装置 Download PDFInfo
- Publication number
- CN220290062U CN220290062U CN202320969086.3U CN202320969086U CN220290062U CN 220290062 U CN220290062 U CN 220290062U CN 202320969086 U CN202320969086 U CN 202320969086U CN 220290062 U CN220290062 U CN 220290062U
- Authority
- CN
- China
- Prior art keywords
- heterogeneous multi
- core
- fpga
- relay protection
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 42
- 238000004891 communication Methods 0.000 claims abstract description 24
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 101150013204 MPS2 gene Proteins 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004088 simulation Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 7
- 230000003993 interaction Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型公开了一种基于异构多核的继电保护测试控制系统板卡及装置，控制系统板卡包括异构多核SoC、搭载在异构多核SoC上的FPGA、存储器、显示控制单元、触控单元、Micro SD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源以及FPGA FLASH。本实用新型的异构多核SoC运行Linux操作系统，提供人机交互及外部通信接口，同时负责实时高效数据处理，异构多核SoC与FPGA通过PCIE通信，FPGA控制模拟量、开关量、数字量、串口、同步对时等继电保护测试功能。
Description
技术领域
本实用新型属于继电保护的技术领域，具体涉及一种基于异构多核的继电保护测试控制系统板卡及装置。
背景技术
随着电力系统自动化程度的不断提高，对继电保护的高效可靠的要求也随之提高，继电保护测试控制系统板卡是测试装置的核心，承担着测试装置的人机交互、通信控制、数据计算、逻辑功能控制等各项功能。传统继电保护测试装置的控制系统板卡多采用工控机+ARM+DSP+FPGA的架构，一些新型的便携式继电保护装置将控制系统板卡的人机交互部分由外接计算机或者移动设备终端承担，另外一部分手持式继电保护测试装置的控制系统板卡采用单核模式。传统继电保护测试装置的控制系统板卡采用的工控机+ARM+DSP+FPGA的架构，该架构使用芯片多，设计电路复杂，通信效率低，且功耗高，硬件占用面积大。
实用新型内容
本实用新型的主要目的在于克服现有技术的缺点与不足，提供一种基于异构多核的继电保护测试控制系统板卡及装置，该控制系统板卡集成度高、体积小、功耗低、成本低，有利于继电保护测试装置的小型手持式化。
为了达到上述目的，本实用新型采用以下技术方案：
第一方面，本实用新型提供了一种基于异构多核的继电保护测试控制系统板卡，包括异构多核SoC、搭载在异构多核SoC上的FPGA、存储器、显示控制单元、触控单元、MicroSD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源以及FPGA FLASH；
所述FPGA与异构多核SoC通过PCIE、QSPI、RGMII、IIC、UART、GPIO中的一种或多种方式通信，用于提供控制模拟量、开关量、数字量、串口、同步对时的继电保护测试；
所述存储器通过总线与异构多核SoC连接；
所述显示控制单元通过TTL转接LVDS接口与异构多核SoC连接，并通过异构多核SoC的IIC2接口与触控单元连接；
所述Micro SD接口通过MMC1总线与异构多核SoC连接，用于外接Micro SD卡扩展存储空间；
所述千兆网口通过RGMII0总线与异构多核SoC内部集成的GMAC控制器相连；
所述对时单元通过UART4与异构多核SoC相连，由异构多核SoC配置对时模式并读取对时信息；
所述无线通信单元通过UART8与异构多核SoC相连；
所述实时时钟单元使用IIC4总线与异构多核SoC进行通信；
所述USB由异构多核SoC的USB2总线引出扩展两路USB接口，供外部USB接口使用；
所述调试接口与异构多核SoC连接；
所述PCIE时钟源分别与异构多核SoC和FPGA连接；
所述FPGA FLASH直接与FPGA相连并存储FPGA程序，且通过SPI与异构多核SoC相连，为FPGA加载更新程序。
作为优选的技术方案，所述异构多核SoC选用AM5708，所述AM5708包括一个主频1GHz的ARM核处理器、一个支持浮点运算主频750MHz的DSP核处理器和两个双Arm协处理器，所述ARM核处理器运行Linux系统，所述DSP核处理器运行实时操作系统。
作为优选的技术方案，所述ARM核处理器选用Cortex-A15处理器，所述DSP核处理器选用C66x处理器。
作为优选的技术方案，所述存储器包括只读存储器ROM和随机存储器RAM，所述只读存储器ROM为异构多核SoC提供保存程序、配置、数据的存储空间；所述随机存储器RAM为异构多核SoC提供数据读写、计算缓存的存储空间。
作为优选的技术方案，所述显示控制单元转出LVDS接口供LCD显示器连接；所述千兆网口使用PHY收发器。
作为优选的技术方案，所述调试接口包括JTAG接口和UART3接口，所述JTAG接口由异构多核SoC直接引出，用于异构多核SoC的仿真调试；所述UART3接口由异构多核SoC直接引出，用于异构多核SoC调试及打印串口信息。
作为优选的技术方案，所述PCIE时钟源使用25MHz有源晶振通过时钟发生器倍频出两路100MHz差分时钟，作为CPU和FPGA的PCIE参考时钟。
作为优选的技术方案，所述FPGA FLASH为32MByte。
作为优选的技术方案，还包括电源管理单元，所述电源管理单元采用5V直流电源供电并转换为其他电平。
第二方面，本实用新型还提供了一种继电保护测试装置，包括装置外壳，所述装置外壳内设有所述的基于异构多核的继电保护测试控制系统板卡。
本实用新型与现有技术相比，具有如下优点和有益效果：
1、本实用新型异构多核SoC搭载FPGA的控制系统板卡，其中异构多核SoC运行Linux操作系统，提供显示、触控、USB、SD卡、网口等人机交互及外部通信接口，同时负责实时高效数据处理，核间IPC高速通信，异构多核SoC与FPGA通过PCIE通信，FPGA控制模拟量、开关量、数字量、串口、同步对时等继电保护测试功能。
2、本实用新型异构多核SoC搭载FPGA的控制系统板卡集成度高、体积小、功耗低、成本低，有利于继电保护测试装置的小型手持式化。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型基于异构多核的继电保护测试控制系统板卡的结构图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
SoC：系统级芯片
eMMC：内嵌式存储器标准规格
DDR3：一种计算机内存规格
EMIF：外部存储器接口
RGMII：简化版千兆网接口
UART：通用异步收发传输
IIC：一种串行通信总线
EEPROM：带电可擦可编程只读存储器
JTAG：一种国际标准测试协议
QSPI：四线串行外设接口
IPC：进程间通信。
请参阅图1，本实用新型提供了一种基于异构多核的继电保护测试控制系统板卡包括异构多核SoC、搭载在异构多核SoC上的FPGA、存储器、显示控制单元、触控单元、MicroSD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源、FPGA FLASH以及电源管理单元；所述FPGA、存储器、显示器、触控单元、Micro SD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源、FPGA FLASH均与异构多核SoC连接。
进一步的，所述异构多核SoC作为本实用新型控制系统板卡的CPU，包含一个主频1GHz的ARM Cortex-A15处理器，一个支持浮点运算主频750MHz的DSP C66x，两个双ArmCortex-M4协处理器，两个双核可编程实时单元和工业通信子系统等；ARM核处理器运行Linux系统，DSP核处理器运行实时操作系统，ARM核处理器和DSP核处理器间通信使用IPC方式。
进一步的，所述存储器包括只读存储器ROM和随机存储器RAM，所述只读存储器ROM为异构多核SoC提供保存程序、配置、数据的存储空间；所述随机存储器RAM为异构多核SoC提供数据读写、计算缓存的存储空间。
示例性的，ROM为8GByte eMMC，采用8bit数据线通过MMC2总线与CPU连接，为CPU提供保存程序、配置、数据等的存储空间。
示例性的，RAM为2GByte DDR3，每片采用16bit数据线通过专用EMIF1总线与CPU连接，为CPU提供数据读写、计算缓存等的存储空间。
进一步的，所述显示控制单元转出LVDS接口供LCD显示器连接，并通过CPU的IIC2接口与触摸控制连接，为人机交互提供友好接口。
进一步的，所述Micro SD接口采用4bit数据线通过MMC1总线与CPU连接，可外接Micro SD卡用于扩展存储空间；从而能够使得本实用新型的控制板卡拥有更大的存储空间。
进一步的，所述千兆网口使用PHY收发器通过RGMII0总线与CPU内部集成的GMAC控制器相连，为外部网络通信提供高速接口。
进一步的，所述对时单元通过UART4与CPU相连，由CPU配置对时模式并读取对时信息，可提供北斗、GPS等对时信号。
进一步的，所述无线通信单元包括WIFI和蓝牙，WIFI和蓝牙通过UART8与CPU相连，为外部提供无线通信方式。
进一步的，RTC实时时钟单元使用IIC4总线与CPU进行通信，并使用可充电钮扣电池提供掉电时的时钟电源。
进一步的，所述USB为USB2.0，USB2.0由CPU的USB2总线引出扩展两路USB2.0 HOST接口，供外部USB接口使用。
进一步的，所述EEPROM通过IIC4与CPU相连，用于保存版本信息。
进一步的，所述调试接口包括JTAG接口和UART3接口，所述JTAG接口由CPU直接引出，用于CPU的仿真调试；所述UART3接口由CPU直接引出，用于CPU调试，可打印串口信息。
进一步的，所述PCIE时钟源是使用25MHz有源晶振通过时钟发生器倍频出两路100MHz差分时钟，作为CPU和FPGA的PCIE参考时钟。
进一步的，所述FPGA与CPU通过PCIE、QSPI、RGMII、IIC、UART、GPIO等通信，FPGA提供控制模拟量、开关量、数字量、串口、同步对时等继电保护测试专用功能，并可根据需求扩展其他测试功能。
进一步的，FPGA FLASH为32MByte，直接与FPGA相连存储FPGA程序，并通过SPI与CPU相连，为FPGA加载更新程序。
进一步的，电源管理单元采用5V直流电源供电并转换为其他电平，满足系统的供电电压要求和CPU上电、掉电时序要求。
本实用新型统板卡采用异构多核的架构，核内运行操作系统，支持人机交互处理，核间快速通信、可实时高效快速处理数据、计算精度高，搭载FPGA灵活扩展各项继电保护测试专用功能；
在本申请的另一个实施例中，还提供了继电保护测试装置，包括装置外壳，所述装置外壳内设置有上述基于异构多核的继电保护测试控制系统板卡，该控制系统板卡包括异构多核SoC、搭载在异构多核SoC上的FPGA、存储器、显示控制单元、触控单元、Micro SD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源以及FPGA FLASH；
所述FPGA与异构多核SoC通过PCIE、QSPI、RGMII、IIC、UART、GPIO中的一种或多种方式通信，用于提供控制模拟量、开关量、数字量、串口、同步对时的继电保护测试；
所述存储器通过数据线与异构多核SoC连接；
所述显示控制单元通过TTL转接LVDS接口与异构多核SoC连接，并通过异构多核SoC的IIC2接口与触控单元连接；
所述Micro SD接口通过MMC1总线与异构多核SoC连接，用于外接Micro SD卡扩展存储空间；
所述千兆网口通过RGMII0总线与异构多核SoC内部集成的GMAC控制器相连；
所述对时单元通过UART4与异构多核SoC相连，由异构多核SoC配置对时模式并读取对时信息；
所述无线通信单元通过UART8与异构多核SoC相连；
所述实时时钟单元使用IIC4总线与异构多核SoC进行通信；
所述USB由异构多核SoC的USB2总线引出扩展两路USB接口，供外部USB接口使用；
所述调试接口与异构多核SoC连接；
所述PCIE时钟源分别与异构多核SoC和FPGA连接；
所述FPGA FLASH直接与FPGA相连并存储FPGA程序，且通过SPI与异构多核SoC相连，为FPGA加载更新程序。
需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于异构多核的继电保护测试控制系统板卡，其特征在于，包括异构多核SoC、搭载在异构多核SoC上的FPGA、存储器、显示控制单元、触控单元、Micro SD接口、千兆网口、对时单元、无线通信单元、实时时钟单元、USB、调试接口、PCIE时钟源以及FPGA FLASH；
所述FPGA与异构多核SoC通过PCIE、QSPI、RGMII、IIC、UART、GPIO中的一种或多种方式通信，用于提供控制模拟量、开关量、数字量、串口、同步对时的继电保护测试；
所述存储器通过总线与异构多核SoC连接；
所述显示控制单元通过TTL转接LVDS接口与异构多核SoC连接，并通过异构多核SoC的IIC2接口与触控单元连接；
所述Micro SD接口通过MMC1总线与异构多核SoC连接，用于外接Micro SD卡扩展存储空间；
所述千兆网口通过RGMII0总线与异构多核SoC内部集成的GMAC控制器相连；
所述对时单元通过UART4与异构多核SoC相连，由异构多核SoC配置对时模式并读取对时信息；
所述无线通信单元通过UART8与异构多核SoC相连；
所述实时时钟单元使用IIC4总线与异构多核SoC进行通信；
所述USB由异构多核SoC的USB2总线引出扩展两路USB接口，供外部USB接口使用；
所述调试接口与异构多核SoC连接；
所述PCIE时钟源分别与异构多核SoC和FPGA连接；
所述FPGA FLASH直接与FPGA相连并存储FPGA程序，且通过SPI与异构多核SoC相连，为FPGA加载更新程序。
2.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述异构多核SoC选用AM5708，所述AM5708包括一个主频1GHz的ARM核处理器、一个支持浮点运算主频750MHz的DSP核处理器和两个双Arm协处理器，所述ARM核处理器运行Linux系统，所述DSP核处理器运行实时操作系统。
3.根据权利要求2所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述ARM核处理器选用Cortex-A15处理器，所述DSP核处理器选用C66x处理器。
4.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述存储器包括只读存储器ROM和随机存储器RAM，所述只读存储器ROM为异构多核SoC提供保存程序、配置、数据的存储空间；所述随机存储器RAM为异构多核SoC提供数据读写、计算缓存的存储空间。
5.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述显示控制单元转出LVDS接口供LCD显示器连接；所述千兆网口使用PHY收发器。
6.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述调试接口包括JTAG接口和UART3接口，所述JTAG接口由异构多核SoC直接引出，用于异构多核SoC的仿真调试；所述UART3接口由异构多核SoC直接引出，用于异构多核SoC调试及打印串口信息。
7.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述PCIE时钟源使用25MHz有源晶振通过时钟发生器倍频出两路100MHz差分时钟，作为CPU和FPGA的PCIE参考时钟。
8.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，所述FPGA FLASH为32MByte。
9.根据权利要求1所述基于异构多核的继电保护测试控制系统板卡，其特征在于，还包括电源管理单元，所述电源管理单元采用5V直流电源供电并转换为其他电平。
10.一种继电保护测试装置，其特征在于，包括装置外壳，所述装置外壳内设有权利要求1-9中任一项所述的基于异构多核的继电保护测试控制系统板卡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320969086.3U CN220290062U (zh) | 2023-04-26 | 2023-04-26 | 一种基于异构多核的继电保护测试控制系统板卡及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320969086.3U CN220290062U (zh) | 2023-04-26 | 2023-04-26 | 一种基于异构多核的继电保护测试控制系统板卡及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220290062U true CN220290062U (zh) | 2024-01-02 |
Family
ID=89341702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320969086.3U Active CN220290062U (zh) | 2023-04-26 | 2023-04-26 | 一种基于异构多核的继电保护测试控制系统板卡及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220290062U (zh) |
-
2023
- 2023-04-26 CN CN202320969086.3U patent/CN220290062U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101419485B (zh) | 一种功能可变的可穿戴计算机主板 | |
| KR101832953B1 (ko) | 모바일 디바이스의 어플리케이션 프로세서의 원격 시동 | |
| KR20120096864A (ko) | 모바일 디바이스의 무선 충전 | |
| CN204028959U (zh) | 一种便携式ic卡充值读写器 | |
| KR20120096866A (ko) | 모바일 기기의 센서를 제어하는 시스템 및 방법 | |
| CN102486389A (zh) | 一种无线传感器网络的粮库测温、湿装置 | |
| CN203405756U (zh) | 嵌入式主板 | |
| CN109542481B (zh) | 一种多模式多功能测试仪器自动配置装置和方法 | |
| CN220290062U (zh) | 一种基于异构多核的继电保护测试控制系统板卡及装置 | |
| CN105526967A (zh) | 基于智能终端的测量设备及系统 | |
| CN103002474A (zh) | 嵌入式无线网络监控终端 | |
| CN205449141U (zh) | 基于智能终端的测量设备、控制装置及系统 | |
| Zhang | Design of low-power wireless communication system based on MSP430 and nRF2401 | |
| CN111176927A (zh) | 功能板卡的检测系统和检测方法 | |
| CN202789469U (zh) | 嵌入式空压机控制系统 | |
| Jiang et al. | uSD: universal sensor data entry card | |
| CN201886314U (zh) | 一种32位嵌入式数据采集装置 | |
| CN109283875B (zh) | 基于arm9架构的高性能热电联产机组运行数据采集终端 | |
| CN111679995B (zh) | 一种基于1553b总线的空间计算机嵌入式管理执行单元 | |
| CN207937815U (zh) | 一种基于nb-iot的防盗防丢失卡套 | |
| CN201576095U (zh) | 便携式数字化情报侦察终端 | |
| CN202957984U (zh) | 一种嵌入式无线网络监控终端 | |
| CN113238499A (zh) | 对称信道下全双工窄带物联网泛用数据采集装置及方法 | |
| CN209433276U (zh) | 一种平板数据采集扩容终端 | |
| CN216311042U (zh) | 电力专网通信仓维护工具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |