CN220188978U - 一种基于国产八核处理器和套片的MicroATX主板 - Google Patents
一种基于国产八核处理器和套片的MicroATX主板 Download PDFInfo
- Publication number
- CN220188978U CN220188978U CN202321567938.2U CN202321567938U CN220188978U CN 220188978 U CN220188978 U CN 220188978U CN 202321567938 U CN202321567938 U CN 202321567938U CN 220188978 U CN220188978 U CN 220188978U
- Authority
- CN
- China
- Prior art keywords
- chip
- interface
- processor
- ich3
- shenwei
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100038916 Caspase-5 Human genes 0.000 claims abstract description 41
- 101100112336 Homo sapiens CASP5 gene Proteins 0.000 claims abstract description 41
- 101100273286 Mus musculus Casp4 gene Proteins 0.000 claims abstract description 41
- INQOMBQAUSQDDS-UHFFFAOYSA-N iodomethane Chemical compound IC INQOMBQAUSQDDS-UHFFFAOYSA-N 0.000 claims abstract description 41
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims abstract description 20
- 101100283411 Arabidopsis thaliana GMII gene Proteins 0.000 claims description 3
- 238000012795 verification Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型公开了一种基于国产八核处理器和套片的MicroATX主板，包括威焱831处理器和申威ICH3套片，所述威焱831处理器与申威ICH3套片通过PCIe 3.0x8总线进行连接；还包括与威焱831处理器和申威ICH3套片连接的DDR4插槽、PCIe插槽、M.2接口、USB3.0接口、SATA3.0接口、SPI FLASH、LPC接口、以太网接口、显存DDR4、CPLD、VGA接口、DVI接口、UART接口、P/S接口。本实用新型将威焱处理器和套片成功运用于MicroATX主板系统上，可替换目前主流的X86架构的MicroATX主板，并实现处理器的PCIe资源和IO资源的扩展。
Description
技术领域
本实用新型涉及一种MicroATX主板，属于电子类产品技术领域，尤其涉及一种基于国产八核处理器和套片的MicroATX主板。
背景技术
MicroATX是一种ATX结构的简化版的计算机主板标准，如图1所示。MicroATX规格被推出最主要的目的是为了降低系统的总成本与减少电脑系统对电源的需求量，主要是通过减小主板尺寸，使用更小的电源供应器来实现。MicroATX主板把扩展槽从ATX主板的8个减少为至多4个，用来扩展独立网卡、独立声卡、独立显卡等设备；DIMM插槽从ATX主板的8个减少为至多4个来支持双通道内存配置。由于I/O的减少使主板横向宽度缩小，其总面积较ATX主板减小约0.92平方英寸，比ATX标准主板结构更为紧凑，能够安装在较小的机箱内。
MicroATX由于减小了主板尺寸，虽然成本降低了，但是主板上可以使用的I/0扩充槽也相对减少了，没有空间进行拓展升级。
实用新型内容
本实用新型的目的在于克服现有技术中的不足，提供一种基于国产八核处理器和套片的MicroATX主板，将威焱831处理器和申威ICH3套片成功运用于MicroATX主板系统上，可替换目前主流的X86架构的MicroATX主板，并实现处理器的PCIe资源和IO资源的扩展。
为达到上述目的，本实用新型是采用下述技术方案实现的：
一种基于国产八核处理器和套片的MicroATX主板，包括威焱831处理器和申威ICH3套片，所述威焱831处理器与申威ICH3套片通过PCIe 3.0x8总线进行连接；
所述威焱831处理器通过双通道DDR4接口，连接两个DDR4插槽；通过PCIe 4.0x8总线连接一个PCIe插槽，所述PCIe插槽可以为x16槽位的；通过I2C2接口连接CPLD；通过SPI接口外接FLASH芯片；
所述申威ICH3套片通过2组数字显示通道，连接显示PHY芯片，实现VGA显示和DVI显示接口；通过6组USB3.0接口，在该主板中实现后置IO位4组USB3.0接口，前置2组USB3.0接口；通过2组GMII/RGMII接口，通过PHY芯片扩展出两个以太网接口；通过SATA3.0总线接口连接SATA座；还连接有DDR4显存和PCIe插槽组件。
进一步的，所述威焱831处理器还通过UART接口连接有3PIN针座，可以用于软件信息打印和软件人员登录系统。
进一步的，所述威焱831处理器具有两个SPI接口，用于外接FLASH芯片，可以存放处理器初始化文件和BIOS文件。
进一步的，所述威焱831处理器通过I2C0总线连接两个DDR4插槽，可以用于读取内存条的SPD信息，识别内存条容量和类型；通过I2C2接口连接CPLD、RTC、TEMP(温度传感器)，用于CPLD的状态控制、实时时钟读写和芯片温度读取。
进一步的，所述申威ICH3套片的1组PCIe 3.0x4信号和SATA 3.0信号通过MUX芯片，连接M.2接口，用户可以连接NVMe盘或者SATA盘，MUX芯片自动选择信号连接通道；1组PCIe 3.0x4信号连接M.2接口，支持1个NVMe盘。
进一步的，所述PCIe插槽组件包括3个PCIe插槽，所述PCIe插槽可以为x8槽位的，通过PCIe 3.0x8总线与申威ICH3套片连接，用于连接PCIe卡设备，包括但不限于网卡、存储卡、USB卡、显卡等等。
进一步的，所述申威ICH3套片支持4组SATA 3.0总线接口，其中3组总线连接3个SATA座，用于连接SATA 3.0的硬盘设备，存储系统软件或者数据。
进一步的，所述申威ICH3套片连接出1组PS/2接口，用于连接PS/2接口的键盘或鼠标等设备。
进一步的，所述申威ICH3套片通过SPI接口外接FLASH芯片，实现固件信息的存放，用于ICH3芯片的初始化。
进一步的，所述申威ICH3套片连接DDR4显存，用于显示数据的存放，支持16位数据宽度、8/16位颗粒。
进一步的，所述申威ICH3套片还通过USB2.0接口连接音频芯片。
本实用新型所述的威焱831处理器采用“Core3B”指令集的新一代国产处理器，单芯片集成8个运算核心，16MB的三级共享Cache，两个DDR4存储器通道、两路第四代标准PCIe接口、支持调试和管理的维护接口及符合IEEE1149.1标准的JTAG测试接口。三级共享Cache的一级指令Cache容量为32KB，采用四路组相联结构，虚地址访问方式，Cache行大小为128字节，采用可容错的偶校验；一级数据Cache容量为32KB，采用四路组相联结构，物理地址访问方式，Cache行大小为128字节，采用可纠错的ECC校验；二级Cache容量为512KB，采用八路组相联结构，物理地址访问方式，Cache行大小为128字节，为指令和数据混合Cache，采用可纠错的ECC校验；一级数据Cache与二级Cache为严格的包含关系，一级指令Cache与二级Cache为既不包含，也不互斥关系，硬件自动支持指令与数据的Cache一致性。
本实用新型所述的申威ICH3套片集成多层次片上通信节结构、高性能PCIe交叉开关、显示控制部件、DDR4存储控制器、高速输入输出部件、低速输入输出部件以及系统控制部件等。所述集成PCIe开关，1个X8上行端口，3个X8下行端口(可拆分为2个X4端口)，2个X4下行端口(可拆分为2个X2+4个X1端口)。
与现有技术相比，本实用新型所达到的有益效果：
本实用新型通过PCIe3.0接口作为威焱831处理器与申威ICH3套片之间的数据通路，将威焱处理器和芯片成功运用于MicroATX主板系统上，可替换目前主流的X86架构的MicroATX主板，并实现处理器的PCIe资源和IO资源的扩展，在威焱831处理器部分加入CPLD可编程逻辑器件，可管控系统上电时序，增强MicroATX的硬件管理和状态监控；
本实用新型所述主板嵌入威焱831处理器，可灵活选用多种国产操作系统；嵌入申威ICH3套片，简化外围芯片数量，降低了成本；增加的I/0扩充，在有限的空间对MicroATX主板进行了拓展升级。
附图说明
图1是MicroATX主板标准尺寸图；
图2是本实用新型实施例提供的一种基于国产八核处理器和套片的MicroATX主板的模块框图。
具体实施方式
下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本实用新型中的具体含义。
本实用新型提供了一种基于国产八核处理器和套片的MicroATX主板，包括威焱831处理器和申威ICH3套片，所述威焱831处理器与申威ICH3套片通过PCIe 3.0x8总线进行连接。
在具体的应用实施例中，如图1所示，提供了一种基于国产八核处理器和套片的MicroATX主板，具体包括威焱831处理器和申威ICH3套片，以及与其连接的DDR4插槽、PCIe插槽、M.2接口、USB3.0接口、SATA3.0接口、SPI FLASH、LPC接口、以太网接口、显存DDR4、CPLD、VGA接口、DVI接口、UART接口、P/S接口。
本实施例中，所述威焱831处理器通过双通道DDR4接口，连接两个DDR4插槽，可选择的插入8GB/16GB/32GB等容量的内存条。
本实施例中，所述威焱831处理器通过PCIe 4.0x8总线连接一个x16的PCIe插槽，可以连接高性能显卡设备。
本实施例中，所述威焱831处理器通过I2C0总线连接两个DDR4插槽，可以用于读取内存条的SPD信息，识别内存条容量和类型；通过I2C2接口连接CPLD、RTC、TEMP(温度传感器芯片)，用于CPLD的状态控制、实时时钟读写和芯片温度读取。
本实施例中，所述威焱831处理器具有两个SPI接口，用于外接FLASH芯片，存放处理器初始化文件和BIOS文件。
本实施例中，所述威焱831处理器通过UART接口连接有3PIN针座，用于软件信息打印和软件人员登录系统。
本实施例中，所述申威ICH3套片通过2组数字显示通道，连接显示PHY芯片，实现VGA显示和DVI显示接口。
本实施例中，所述申威ICH3套片可扩展出3个PCIe 3.0x8槽位，通过PCIe3.0x8总线连接，用于连接PCIe卡设备，如：网卡、存储卡、USB卡、显卡等等。
本实施例中，所述申威ICH3套片的1组PCIe 3.0x4信号和SATA 3.0信号通过MUX芯片，连接M.2连接器，用户可以连接NVMe盘或者SATA盘，MUX芯片自动选择信号连接通道；同时，1组PCIe 3.0x4信号连接M.2槽位，支持1个NVMe盘。
本实施例中，所述申威ICH3套片通过6组USB3.0接口，在该主板中实现后置IO位4组USB3.0接口，前置2组USB3.0接口，用户可选连接USB3.0设备，如U盘、网卡等等；还通过USB2.0接口连接音频芯片。
本实施例中，所述申威ICH3套片通过2组GMII/RGMII接口，通过PHY芯片扩展出两个千兆自适应电口，即以太网接口。
本实施例中，所述申威ICH3套片支持4组SATA 3.0总线接口，其中3组总线连接3个SATA座，用于连接SATA3.0的硬盘设备，存储系统软件或者数据。
本实施例中，所述申威ICH3套片连接1颗DDR4 16bit宽度的颗粒，用于显示数据的存放。
本实施例中，所述申威ICH3套片连接出1组PS/2接口，用于连接PS/2接口的键盘和鼠标设备。
本实施例中，所述申威ICH3套片通过SPI总线连接的FLASH芯片，实现固件信息的存放，用于ICH3芯片的初始化。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。
Claims (10)
1.一种基于国产八核处理器和套片的MicroATX主板，其特征在于，包括威焱831处理器和申威ICH3套片，所述威焱831处理器与申威ICH3套片通过PCIe 3.0x8总线进行连接；
所述威焱831处理器通过双通道DDR4接口，连接两个DDR4插槽；通过PCIe 4.0x8总线连接一个PCIe插槽；通过I2C2接口连接CPLD；通过SPI接口外接FLASH芯片；
所述申威ICH3套片通过2组数字显示通道，连接显示PHY芯片，实现VGA显示和DVI显示接口；通过6组USB3.0接口，在该主板中实现后置IO位4组USB3.0接口，前置2组USB3.0接口；通过2组GMII/RGMII接口，通过PHY芯片扩展出两个以太网接口；通过SATA 3.0总线接口连接SATA座；还连接有DDR4显存和PCIe插槽组件。
2.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述威焱831处理器还通过UART接口连接有3PIN针座。
3.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述威焱831处理器具有两个SPI接口，用于外接FLASH芯片。
4.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述威焱831处理器通过I2C0总线连接两个DDR4插槽，通过I2C2接口连接CPLD、RTC、TEMP，用于CPLD的状态控制、实时时钟读写和芯片温度读取。
5.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述申威ICH3套片的1组PCIe 3.0x4信号和SATA 3.0信号通过MUX芯片，连接M.2接口；1组PCIe 3.0x4信号连接M.2接口。
6.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述PCIe插槽组件包括3个PCIe插槽，通过PCIe 3.0x8总线与申威ICH3套片连接，用于连接PCIe卡设备。
7.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述申威ICH3套片支持4组SATA 3.0总线接口，其中3组总线连接3个SATA座，用于连接SATA3.0的硬盘设备。
8.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述申威ICH3套片连接出1组PS/2接口，用于连接PS/2接口的设备。
9.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述申威ICH3套片通过SPI接口外接FLASH芯片。
10.根据权利要求1所述的基于国产八核处理器和套片的MicroATX主板，其特征在于，所述申威ICH3套片连接DDR4显存，用于显示数据的存放。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321567938.2U CN220188978U (zh) | 2023-06-19 | 2023-06-19 | 一种基于国产八核处理器和套片的MicroATX主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321567938.2U CN220188978U (zh) | 2023-06-19 | 2023-06-19 | 一种基于国产八核处理器和套片的MicroATX主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220188978U true CN220188978U (zh) | 2023-12-15 |
Family
ID=89116449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321567938.2U Active CN220188978U (zh) | 2023-06-19 | 2023-06-19 | 一种基于国产八核处理器和套片的MicroATX主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220188978U (zh) |
-
2023
- 2023-06-19 CN CN202321567938.2U patent/CN220188978U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102520768B (zh) | 一种刀片服务器主板及系统 | |
| US9037812B2 (en) | Method, apparatus and system for memory validation | |
| US20020199040A1 (en) | High speed communications device/system | |
| CN107038139A (zh) | 一种基于ft1500a的国产服务器主板的实现方法 | |
| CN213365380U (zh) | 一种服务器主板及服务器 | |
| US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
| CN201828901U (zh) | 一种存储功能卡 | |
| CN211427338U (zh) | 基于申威处理器的服务器主板 | |
| CN212541318U (zh) | 板卡功能测试系统 | |
| CN210324193U (zh) | 一种硬盘背板扩展结构 | |
| CN220188978U (zh) | 一种基于国产八核处理器和套片的MicroATX主板 | |
| CN211015307U (zh) | 基于龙芯3a3000处理器和7a1000桥片的工控机 | |
| CN113190084A (zh) | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 | |
| TWI742461B (zh) | 硬碟安裝檢測系統 | |
| CN117349212A (zh) | 一种服务器主板及其固态硬盘插入检测方法 | |
| KR20090029934A (ko) | 에스에스디 디스크 컨트롤러를 내장한 메인보드 | |
| CN206021131U (zh) | 一种基于兆芯zx‑c处理器的台式计算机 | |
| CN100383757C (zh) | 磁盘数据备份系统及其方法 | |
| CN213365438U (zh) | 一种双路服务器主板及服务器 | |
| CN201465092U (zh) | 存储功能卡 | |
| US6970986B1 (en) | Software based system and method for I/O chip hiding of processor based controllers from operating system | |
| CN211375594U (zh) | 一种基于sw421处理器的接口扩展机构 | |
| CN209560583U (zh) | 一种多状态多分区u盘 | |
| Intel | ||
| CN208444286U (zh) | 一种NVMe背板测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |