CN220064424U - 光子集成电路芯片及硅光集成平台 - Google Patents
光子集成电路芯片及硅光集成平台 Download PDFInfo
- Publication number
- CN220064424U CN220064424U CN202321536704.1U CN202321536704U CN220064424U CN 220064424 U CN220064424 U CN 220064424U CN 202321536704 U CN202321536704 U CN 202321536704U CN 220064424 U CN220064424 U CN 220064424U
- Authority
- CN
- China
- Prior art keywords
- waveguide
- integrated circuit
- circuit chip
- photonic integrated
- waveguides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 116
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000013307 optical fiber Substances 0.000 claims description 37
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005253 cladding Methods 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 15
- 239000002356 single layer Substances 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 6
- 230000009545 invasion Effects 0.000 abstract description 5
- 230000007774 longterm Effects 0.000 abstract description 5
- 238000012858 packaging process Methods 0.000 abstract description 5
- 239000002344 surface layer Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本实用新型提供了一种光子集成电路芯片及硅光集成平台,旨在通过在光子集成电路芯片的光波导层内设置有多层波导,多层波导共同参与光的模斑转换,以减小常规的具有单层波导的边耦合器的在模斑转换过程中的光损耗。并且在衬底层的厚度方向上,在该光子集成电路芯片的远离所述衬底层的一侧表面设置有至少一层保护层,以防止长期使用过程中水汽进入到表层的二氧化硅中,从而影响器件的性能。同时可以避免封装过程中各种脏污侵入的影响。
Description
技术领域
本实用新型涉及光通信技术领域,特别涉及一种光子集成电路芯片及硅光集成平台。
背景技术
近年来,光子集成电路芯片能够有效降低光通信中模块的成本和功耗,是实现光互连的关键技术。典型单模硅光波导的模场是百纳米量级,而需要和光子集成电路芯片(例如硅光芯片)耦合对准的普通单模光纤的模场直径(Mode Field Diameter,MFD)是9-10μm,两者之间存在较大模场失配,直接耦合对准容差较小,且有较大的光耦合损耗。因此,光子集成电路芯片上需要设置特定的耦合器来实现与单模光纤的高效耦合。
常用技术中的波导耦合器主要包括两种,即光栅耦合器和边耦合器。光栅耦合器的优点是对准容差大、便于封装,并且可进行片上测试等,但其耦合效率不高,工作带宽窄。而边耦合器(Edge Coupler)的优点是耦合效率高、工作带宽大。
此外,由于在光子集成电路芯片的表面没有钝化保护层,长期使用过程中水汽容易进入到表层的二氧化硅中,从而影响器件的性能。并且光子集成电路芯片的表面在bump,TSV等工艺工程中易受各种脏污的影响。
实用新型内容
本实用新型的目的在于提供一种光子集成电路芯片及硅光集成平台,用以减少模斑转换过程中的光损耗,并且提高光子集成电路芯片与外部光纤的光耦合效率,同时可以避免封装过程中各种脏污及使用过程中水汽侵入的影响。
本实用新型的目的采用以下技术方案实现:
根据本实用新型的一方面,提供一种光子集成电路芯片,包括:层叠设置的衬底层、介质层以及光波导层;
所述光子集成电路芯片包括设置在所述光波导层中的光学器件和与所述光学器件光连接的器件波导,沿垂直于所述衬底层的厚度方向上,所述光子集成电路芯片具有与外界耦合的外端面;
在所述衬底层的厚度方向上,所述光波导层内依次层叠设置有第一波导、第二波导和第三波导:
所述第一波导与所述器件波导光连接,所述第一波导朝向所述外端面的端部距所述外端面处于第一横向距离;
所述第二波导与所述第一波导光耦合,并与所述第一波导在厚度方向上间隔设置;
所述第三波导与所述第二波导光耦合,并与所述第二波导在厚度方向上间隔设置;
所述第一波导、所述第二波导以及所述第三波导均从所述光子集成电路芯片的内部向所述外端面延伸;
其中,所述光子集成电路芯片还包括至少一层保护层,所述至少一层保护层覆盖在所述光子集成电路芯片的远离所述衬底层的一侧表面,其中,所述保护层的材质为氮化硅。
在一些实施方式中,所述至少一层保护层覆盖在所述光波导层的远离所述衬底层的一侧表面。
在一些实施方式中,所述光波导层内还设有导电线路层和金属通孔,所述导电线路层通过所述金属通孔实现各导电线路层之间或者其它器件的电性连接;所述至少一层保护层与所述金属层的表面直接接触,所述至少一层保护层上设置有在厚度方向上贯通所述至少一层保护层的第一通孔,以露出所述金属层的表面,在所述第一通孔内填充有导电物质。
进一步地,所述至少一层保护层包括第一保护层、第二保护层以及设置在所述第一保护层和所述第二保护层之间的介电层;其中,所述介电层的材质为氧化硅。
进一步地,在所述衬底层的厚度方向上,所述第一波导与所述第二波导部分投影交叠,以通过绝热耦合的方式耦合;
在垂直于所述衬底层的厚度方向上,所述第二波导的延伸长度大于所述第三波导的延伸长度,并且所述第二波导靠近所述外端面的端部和所述第三波导靠近所述外端面的端部齐平。
进一步地,所述第二波导和所述第三波导被配置成用于将从所述第一波导耦合的光进行模斑转换后传输至外部光纤内,或者将从外部光纤输入的光进行模斑转换,并将经模斑转换后的光耦合至所述第一波导。
进一步地,所述第一波导与所述器件波导同层设置。
进一步地,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第一波导的一部分呈反向楔形结构。
进一步地,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第二波导的一部分呈反向楔形结构。
进一步地,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第三波导具有不变的截面宽度。
进一步地,所述第二波导的数量为多个,所述第三波导的数量为多个;
在靠近所述外端面所在平面的截面位置处,所述多个第二波导和所述多个第三波导的组合呈多行和/或多列排列;
其中,在靠近所述外端面所在平面的截面位置处,相邻行和/或列之间,所述多个第二波导和所述多个第三波导呈错位排列或者呈不规则排列。
进一步地,从所述光子集成电路芯片的内部指向所述外端面的方向,多个第二波导中的至少一个第二波导的一部分朝着所述外端面的方向的截面宽度逐渐变细。
进一步地,所述第一波导、所述第二波导以及所述第三波导是氮化硅波导或者氮氧化硅波导。
进一步地,在所述衬底层的厚度方向上,所述光波导层内还设有:
第四波导,所述第四波导与所述第三波导光耦合,并与所述第三波导在厚度上间隔设置,所述第四波导从所述光子集成电路芯片的内部指向所述外端面的方向延伸。
进一步地,所述第四波导的延伸长度小于或者等于所述第三波导的延伸长度,所述第四波导靠近所述外端面的端部与所述第三波导靠近所述外端面的端部齐平。
进一步地,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第四波导具有不变的截面宽度。
进一步地,从所述多层边耦合器的内端朝向外端的方向,所述第四波导具有不变的截面宽度。
进一步地,所述第二波导的数量为多个,所述第三波导的数量为多个,所述第四波导的数量为多个;
在靠近所述外端面所在平面的截面位置处,多个第二波导、多个第三波导以及多个第四波导的组合呈多行和多列排列;
相邻行和/或列之间,所述多个第二波导、所述多个第三波导以及所述多个第四波导呈错位排列或者呈不规则排列。
进一步地,所述第四波导是氮化硅波导或者氮氧化硅波导。
根据本申请的另一方面,还提供一种硅光集成平台,包括:光子集成电路芯片;
光纤,所述光纤包括光纤纤芯和包覆所述光纤纤芯的光纤包层;
其中,所述光纤与所述光子集成电路芯片的所述外端面对准,以进行光耦合。
本申请在光子集成电路芯片(Photonic integrated chip,PIC芯片)上的光波导层内设置有多层波导,多层波导共同参与光的模斑转换,以减小常规的具有单层波导的边耦合器在模斑转换过程中的光损耗。并且在衬底层的厚度方向上,该光子集成电路芯片的远离所述衬底层的一侧表面设置有至少一层保护层,以防止长期使用过程中水汽进入到表层的二氧化硅中,从而影响器件的性能。同时可以避免封装过程中各种脏污侵入的影响。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施方式。
图1示出了本申请一实施例所提供的光子集成电路芯片的结构示意图;
图2A示出了图1中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图;
图2B示出了图1中所提供的光子集成电路芯片处于截面位置B处的截面一种示意图;
图2C示出了图1中所提供的光子集成电路芯片处于截面位置C处的一种截面示意图;
图2D示出了图1中所提供的光子集成电路芯片处于截面位置D处的一种截面示意图;
图2E示出了图1中所提供的光子集成电路芯片处于截面位置E处的一种截面示意图;
图2F示出了图1中所提供的光子集成电路芯片处于截面位置F处的一种截面示意图;
图2G示出了图1中所提供的光子集成电路芯片处于截面位置G处的一种截面示意图;
图3示出了图1中的从截面位置C处到截面位置D处的多个第二波导的俯视结构示意图;
图4A示出了图1中所提供的光子集成电路芯片处于截面位置A处的又一种截面示意图;
图4B示出了图1中所提供的光子集成电路芯片处于截面位置E处的又一种截面示意图;
图4C示出了图1中所提供的光子集成电路芯片处于截面位置G处的又一种截面示意图;
图5示出了本申请又一实施例所提供的光子集成电路芯片的结构示意图;
图6A示出了图5中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图;
图6B示出了图5中所提供的光子集成电路芯片处于截面位置B处的截面一种示意图;
图6C示出了图5中所提供的光子集成电路芯片处于截面位置C处的一种截面示意图;
图6D示出了图5中所提供的光子集成电路芯片处于截面位置D处的一种截面示意图;
图6E示出了图5中所提供的光子集成电路芯片处于截面位置E处的一种截面示意图;
图6F示出了图5中所提供的光子集成电路芯片处于截面位置F处的一种截面示意图;
图7A示出了图5中所提供的光子集成电路芯片处于截面位置A处的又一种截面示意图;
图7B示出了图5中所提供的光子集成电路芯片处于截面位置C处的又一种截面示意图;
图7C示出了图5中所提供的光子集成电路芯片处于截面位置E处的又一种截面示意图;
图8示出了本申请又一实施例所提供的光子集成电路芯片的结构示意图;
图9示出了图8中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图。
具体实施方式
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,而可依照说明书的内容予以实施,并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。本文中芯片的含义可以包括裸芯片。在涉及方法步骤时,本文图示的先后顺序代表了一种示例性的方案,但不表示对先后顺序的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
本文中使用的术语“衬底”可以表示经切割的晶圆的衬底,或者可以表示未经切割的晶圆的衬底。应当理解,术语“薄膜”包括层,除非另有说明,否则不应当解释为指示垂直或水平厚度。需要说明的是,图中所示边耦合器结构的各材料层的厚度仅仅只是示意,并不代表实际厚度。
为使本实用新型的目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
实施例一
图1示出了本申请一实施例所提供的光子集成电路芯片的结构示意图,图2A示出了图1中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图,图2B示出了图1中所提供的光子集成电路芯片处于截面位置B处的截面一种示意图,图2C示出了图1中所提供的光子集成电路芯片处于截面位置C处的一种截面示意图,图2D示出了图1中所提供的光子集成电路芯片处于截面位置D处的一种截面示意图,图2E示出了图1中所提供的光子集成电路芯片处于截面位置E处的一种截面示意图,图2F示出了图1中所提供的光子集成电路芯片处于截面位置F处的一种截面示意图,图2G示出了图1中所提供的光子集成电路芯片处于截面位置G处的一种截面示意图,图3示出了图1中的从截面位置C处到截面位置D处的多个第二波导的俯视结构示意图。
如图1、图2A-图2G所示,本申请实施例一所提供的光子集成电路芯片1000包括:层叠设置的衬底层601、介质层602以及光波导层310。
所述光子集成电路芯片1000包括位于所述介质层602上方并且至少部分位于所述光波导层310堆叠下方的第一区域100和第二区域200,在所述第一区域100的光波导层310中设置有光学器件101和与所述光学器件101光连接的器件波导110,在所述第二区域200的光波导层310中设置有边耦合器。沿垂直于所述衬底层601的厚度方向上,所述光子集成电路芯片1000具有与外界耦合的外端面。
在所述衬底层601的厚度方向上,所述光波导层内310内依次层叠设置有第一波导201、第二波导202和第三波导203:
所述第一波导201与所述器件波导110光连接,所述第一波导201朝向所述外端面的端部距所述外端面处于第一横向距离L1;
所述第二波导202与所述第一波导201光耦合,并与所述第一波导201在厚度方向上间隔设置;
所述第三波导203与所述第二波导202光耦合,并与所述第二波导202在厚度方向上间隔设置;
所述第一波导201、所述第二波导202以及所述第三波导203在其各自所在层中均从所述光子集成电路芯片1000的内部向所述外端面延伸;
其中,所述光子集成电路芯片1000还包括至少一层保护层501,所述至少一层保护层501覆盖在所述光子集成电路芯片1000的远离所述衬底层601的一侧表面,其中,所述保护层501的材质为氮化硅。
由上可见,本申请实施例旨在通过在光子集成电路芯片(Photonic integratedchip,PIC芯片)上的光波导层内设置有多层波导,多层波导共同参与光的模斑转换,以减小常规的单层波导在模斑转换过程中的光损耗。并且在衬底层的厚度方向上,在该光子集成电路芯片的远离所述衬底层的一侧表面设置有至少一层保护层,以防止长期使用过程中水汽进入到表层的二氧化硅中,从而影响器件的性能。同时可以避免封装过程中各种脏污侵入的影响。
并且在靠近所述光子集成电路芯片的外端面的截面位置处,多层波导共同用于限制光场,以调节靠近光子集成电路芯片边缘的光场的模斑尺寸,使之能够与外部光纤的模场直径匹配,从而提高光子集成电路芯片与外部光纤的光耦合效率。
需要说明的是,由于经由单层波导转换后的模场直径通常受该单层波导自身的形貌或者尺寸的影响较为敏感,从而会导致实际靠近光子集成电路芯片边缘的光场模斑尺寸偏大或者偏小,不利于调节;而采用多层波导共同参与光场的模斑转换,则可以在保证耦合效率的基础上,降低单层波导自身的形貌或者尺寸对单层波导的模场直径(光斑直径)的敏感程度。
示例性地,在本实施例中,光子集成电路芯片1000基于SOI(Silicon OnInsulator)结构的顶层硅603制作器件波导110。所述光学器件101例如包括光吸收层(例如锗层),在所述衬底层601的厚度方向上,所述光吸收层设置在器件波导110背离衬底层601一侧。
介质层602例如是氧化硅埋层。
光波导层310例如为SiO2,具体地,在第一波导201、第二波导202以及第三波导203的周围沉积SiO2膜层,以对第一波导201、第二波导202以及第三波导203进行包覆,同时作为多层波导的支撑平台,使得第一波导201、第二波导202以及第三波导203均从光子集成电路芯片1000的内部指向外端面的方向延伸。
本文中的“第一”、“第二”和“第三”旨在区分不同的对象,而非意在对对象进行排序和限制对象的数量。
进一步地,所述第一区域100和所述第二区域200以平铺的方式分布在垂直于所述衬底层601的厚度方向上的平面上,使得光能够沿着横向自由的在光子集成电路芯片1000和外部光纤400之间进行传输,同时该横向平铺布局的方式也能够充分利用光子集成电路芯片1000的表面面积,提高光子集成电路芯片1000的表面面积的有效利用率。
示例性地,在本实施例中,所述至少一层保护层501覆盖在所述光波导层310的远离所述衬底层601的一侧表面。
示例性地,在本实施例中,在所述第一区域100的所述光波导层310内还设有导电线路层和金属通孔,所述导电线路层通过所述金属通孔实现各导电线路层之间或者其它器件的电性连接;所述至少一层保护层与所述金属层的表面直接接触,所述至少一层保护层501上设置有在厚度方向上贯通所述至少一层保护层501的第一通孔(图未示出),以露出所述金属层的表面,在所述第一通孔(图未示出)内填充有导电物质701。示例性地,所述导电物质701为铝,铝具有较低的电导率。
示例性地,在本实施例中,所述至少一层保护层包括第一保护层501、第二保护层502以及堆叠设置在所述第一保护层501和所述第二保护层502之间的介电层503,其中,所述介电层503的材质为氧化硅,所述介电层503可作为所述第一保护层501、所述第二保护层502之间的连接体,以增加整体的厚度和强度。
在本实施例中,所述第二波导202一方面用于与所述第一波导201光耦合,以起到光场过渡的作用,另一方面用于和所述第三波导203形成多层波导共同参与光的模斑转换,以减小常规的单层波导在模斑转换过程中的光损耗。具体地,在所述衬底层601的厚度方向上,所述第一波导201与所述第二波导202部分投影交叠,以通过绝热耦合的方式耦合;在垂直于所述衬底层601的厚度方向上,所述第二波导202的延伸长度大于所述第三波导203的延伸长度,并且所述第二波导202靠近所述外端面的端部和所述第三波导203靠近所述外端面的端部齐平。
示例性地,在本实施例中,所述第一波导201、所述第二波导202以及所述第三波导203是氮化硅波导或者氮氧化硅波导。由于硅材质通常具有较高的折射率,因此,硅波导可以实现的实际模式尺寸约为2-5μm,而氮化硅或者氮氧化硅相较于硅材质具有较低的折射率,故氮化硅波导或者氮氧化硅波导能够实现比硅波导更大的模式尺寸。在一些实施方式中,为了便于加工制作,所述第一波导201、所述第二波导202以及所述第三波导203均采用同一种材质制作而成,例如均采用氮化硅。
在本实施例中,所述第二波导202和所述第三波导203被配置成用于将从所述第一波导201耦合的光进行模斑转换后(例如扩展光的模斑尺寸)传输至外部光纤内,或者将从外部光纤输入的光进行模斑转换(例如收缩光的模斑尺寸),并将经模斑转换后的光耦合至所述第一波导201。
具体地,所述第一波导201、所述第二波导202以及所述第三波导203为分别基于对每一层中的波导层进行图案化刻蚀形成;并且所述第一波导201、所述第二波导202以及所述第三波导203的数量或者在其厚度方向上的间距根据所需耦合的光斑直径大小确定。
在一些实施方式中,所述第一波导201与所述器件波导110同层设置。
在一些实施方式中,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第一波导201的一部分呈反向楔形结构,使得从所述器件波导110上耦合的光在经所述第一波导201进行模斑转换后能够逐步扩展。
在一些实施方式中,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第二波导202的一部分呈反向楔形结构,使得从所述第一波导201上耦合的光在经所述第二波导202进行模斑转换后能够逐步扩展,并与外部光纤的模斑直径进行匹配。
在一些实施方式中,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第三波导203具有不变的截面宽度,第二波导202和第三波导203共同限制光场,以调节靠近光子集成电路芯片1000边缘的光场的模斑尺寸,使之能够与外部光纤的模场直径匹配,从而提高光子集成电路芯片与外部光纤的光耦合效率。
示例性地,如图1、图2A-图2G所示,所述第二波导202的数量为2个,所述第三波导203的数量为3个。在靠近所述外端面所在平面的截面位置处(例如在截面位置A处),2个第二波导202和3个第三波导203的组合呈多行和/或多列排列;其中,相邻行和/或列之间,2个第二波导202和3个第三波导203呈错位排列或者呈不规则排列。
采用多个第二波导202和多个第三波导203呈错位排列的方式,相比于多个第二波导202和多个第三波导203上下对齐的设置方式,不仅放宽了第二波导202和第三波导203之间的工艺对准误差的要求,更方便加工制作,而且通过相邻行和/或列之间,多个第二波导202和多个第三波导203呈错位排列,还可以增大具有多层波导的边耦合器在水平方向上的对准容差。
在截面位置B处,相比截面位置A处,多个第二波导202的截面尺寸发生了变化,此时,多个第二波导202的截面尺寸相对较大,而多个第三波导203的截面尺寸则维持不变,光场主要限制在多个第二波导202中。
在截面位置C处,只有多个第二波导202。
示例性地,如图3所示,在一些实施方式中,从所述光子集成电路芯片的内部指向所述外端面的方向,多个第二波导202中的至少一个第二波导202的一部分朝着靠近所述外端面的方向的截面宽度逐渐变细。
另外,从靠近所述第三波导203的端部的截面位置C处到靠近所述第一波导201的端部的截面位置D处,多个第二波导202被配置成在其所在的平面内进行平面内光耦合,其中,在所述光子集成电路芯片的内部指向所述外端面的方向上,两个第二波导202和与位于两个第二波导202之间的一个第二波导202投影部分交叠,以通过绝热耦合的方式耦合。从而可以将光场从靠近所述第三波导203的端部的截面位置处的多个第二波导202引导到靠近所述第一波导201的端部的截面位置处的一个第二波导202中;反之,将光场从靠近所述第一波导201的端部的截面位置处的一个第二波导202引导到靠近所述第三波导203的端部的截面位置处的多个第二波导202中。
具体地,从截面位置C处到截面位置D处,光场从两个第二波导202耦合进入到位于两个第二波导202之间的一个第二波导202中。
在截面位置E处,相比截面位置D处,同时存在第二波导202和第一波导201,由于第二波导202的截面尺寸相对较大,而第一波导201的截面尺寸相对较小,故光场主要限制在第二波导202中。
从截面位置E处到截面位置F处,第二波导202的截面尺寸逐渐变小,而第一波导201的截面尺寸逐渐变大,光场由第二波导202逐步耦合进入至第一波导201中。
在截面位置G处,只有第一波导201。
在一些实施方式中,从所述光子集成电路芯片的内部指向所述外端面的方向,所述第一波导201上的一部分呈反向楔形结构,使得从所述第二波导202上耦合的光在经所述第一波导201进行模斑转换后能够逐步收缩。
在一些实施方式中,为了能够提高第一波导201和器件波导110之间的光耦合效率,所述第一波导201从所述光子集成电路芯片的外端面朝向内部的方向外延生长至所述第一区域100内。
在一些实施方式中,所述第一波导201还可以作为器件的传输波导。
实施例二
图4A示出了图1中所提供的光子集成电路芯片处于截面位置A处的又一种截面示意图,图4B示出了图1中所提供的光子集成电路芯片处于截面位置E处的又一种截面示意图,图4C示出了图1中所提供的光子集成电路芯片处于截面位置G处的又一种截面示意图。
如图4A-图4C所示,在截面位置A处,相比于实施例一,实施例二示出的第二波导202和第三波导的数量均大于3个,例如,4个、5个或者更多个,本申请实施例在此不做限制。多个第二波导202和多个第三波导203的组合呈多行和/或多列排列;其中,在靠近所述外端面所在平面的截面位置处,相邻行和/或列之间,所述多个第二波导202和所述多个第三波导203呈错位排列或者呈不规则排列。
需要说明的是,多个第二波导202和多个第三波导203的组合呈不规则排列,其排列形式所对应的光场和外部光纤耦合的光场相匹配。
从截面位置A处到截面位置E处,多个第三波导203经中间绝热转换过程将光场完全转换到一个第二波导202中,之后从截面位置E处到截面位置G处,一个第二波导202再将光场绝热转换到一个第一波导201中。
实施例三
图5示出了本申请又一实施例所提供的光子集成电路芯片的结构示意图,图6A示出了图5中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图,图6B示出了图5中所提供的光子集成电路芯片处于截面位置B处的截面一种示意图,图6C示出了图5中所提供的光子集成电路芯片处于截面位置C处的一种截面示意图,图6D示出了图5中所提供的光子集成电路芯片处于截面位置D处的一种截面示意图,图6E示出了图5中所提供的光子集成电路芯片处于截面位置E处的一种截面示意图,图6F示出了图5中所提供的光子集成电路芯片处于截面位置F处的一种截面示意图。
如图5、图6A-图6F所示,在本实施例中,相比于实施例一,在所述衬底层601的厚度方向上,所述光波导层310内还设有:第四波导204,所述第四波导204与所述第三波导203光耦合,所述第四波导204从所述光子集成电路芯片的内部指向所述外端面的方向延伸;其中,所述第四波导204的延伸长度小于或者等于所述第三波导203的延伸长度,所述第四波导204靠近所述外端面的端部与所述第三波导靠近所述外端面的端部齐平。
本文中的“第一”、“第二”、“第三”和“第四”旨在区分不同的对象,而非意在对对象进行排序和限制对象的数量。
通过第一波导、第二波导、第三波导以及第四波导形成多层波导,多层波导共同参与光的模斑转换,以减小光子集成电路芯片在模斑转换过程中的光损耗,并且在靠近所述光子集成电路芯片的外端面的截面位置处,第二波导、第三波导和第四波导共同限制光场,以调节靠近光子集成电路芯片边缘的光场的模斑尺寸,使之能够与外部光纤的模场直径匹配,从而提高光子集成电路芯片与外部光纤的光耦合效率。
示例性地,在本实施例中,所述第一波导201、所述第二波导202、所述第三波导203以及第四波导204是氮化硅波导或者氮氧化硅波导。
在本实施例中,所述第二波导202、所述第三波导203以及所述第四波导204被配置成用于将从所述第一波导201耦合的光进行模斑转换后(例如扩展光的模斑尺寸)传输至外部光纤内,或者将从外部光纤输入的光进行模斑转换(例如收缩光的模斑尺寸),并将经模斑转换后的光耦合至所述第一波导201。
示例性地,在本实施例中,从所述光子集成电路芯片的内部朝向所述外端面的方向,所述第四波导204具有不变的截面宽度。
在一些实施方式中,为了便于加工制作,所述第一波导201、所述第二波导202、所述第三波导203所述第四波导204以及均采用同一种材质制作而成,例如均采用氮化硅。
示例性地,如图5、图6A-图6F所示,所述第二波导202的数量为多个,例如3个或者更多,所述第三波导203的数量为多个,例如3个或者更多。在靠近所述外端面所在平面的截面位置处(例如在截面位置A处),3个第二波导202和3个第三波导203的组合呈多行和/或多列排列;其中,相邻行和/或列之间,3个第二波导202和3个第三波导203呈阵列排列,其排列形式所对应的光场和外部光纤耦合的光场相匹配。
在截面位置B处,相比截面位置A处,多个第二波导202的截面尺寸发生了变化,此时,多个第二波导202的截面尺寸相对较大,而多个第三波导203以及多个第四波导204的截面尺寸则维持不变,也即在本实施例中,从所述多层边耦合器的内端朝向外端的方向,所述第三波导203、所述第四波导204具有不变的截面宽度,光场主要限制在多个第二波导202中。
在截面位置C处,只有多个第二波导202。
从靠近所述第三波导203的端部的截面位置C处到靠近所述第一波导201的端部的截面位置D处,多个第二波导202被配置成与第一波导201光耦合,具体地,在所述衬底层601的厚度方向上,所述第一波导201的端部与所述第二波导202的端部的投影交叠,以通过绝热耦合的方式耦合。
从截面位置D处到截面位置E处,第二波导202的截面尺寸逐渐变小,而第一波导201的截面尺寸逐渐变大,光场由第二波导202逐步耦合进入至第一波导201中。
在截面位置F处,只有第一波导201。
实施例四
图7A示出了图5中所提供的光子集成电路芯片处于截面位置A处的又一种截面示意图,图7B示出了图5中所提供的光子集成电路芯片处于截面位置C处的又一种截面示意图,图7C示出了图5中所提供的光子集成电路芯片上处于截面位置E处的又一种截面示意图。
如图7A-图7C所示,在截面位置A处,相比于实施例三,实施例四示出了在靠近所述外端面所在平面的截面位置处,多个第二波导202和多个第三波导203的组合呈多行和/或多列排列;其中,相邻行和/或列之间,所述多个第二波导202和所述多个第三波导203呈错位排列。
在一些其他实施方式中,多个第二波导202和多个第三波导203的组合也可以呈不规则排列,也即多个第二波导在其所在平面内任意排列,多个第三波导在其所在平面内任意排列,其排列形式所对应的光场和外部光纤耦合的光场相匹配。
从截面位置A处到截面位置C处,多个第三波导203、多个第四波导204经中间绝热转换过程将光场完全转换到和一个第二波导202中,之后从截面位置C处到截面位置E处,一个第二波导202再将光场绝热转换到一个第一波导201中。
实施例五
图8示出了本申请又一实施例所提供的光子集成电路芯片的结构示意图,图9示出了图8中所提供的光子集成电路芯片处于截面位置A处的一种截面示意图。
如图8所示,在本实施例中,相比于实施例一,所述至少一层保护层覆盖在所述至少一个功能层的背离所述衬底层601的一侧表面,但是未完全覆盖所述光子集成电路芯片1000的第二区域200的上方,例如,如图9所示,在截面位置A处,在所述光波导层310背离所述衬底层601的一侧未设置有至少一层保护层,此时适用于水汽影响较小的情形。
继续参考图1、图5、图8所示,根据本申请的另一方面,还提供一种硅光集成平台,包括前述任一实施例所述的光子集成电路芯片1000;光纤400,所述光纤400包括光纤纤芯401和包覆所述光纤纤芯401的光纤包层402;其中,所述光纤400与所述光子集成电路芯片1000的所述外端面对准,以进行光耦合。
本实用新型的实施例旨在通过在光子集成电路芯片上的光波导层内设置有多层波导,多层波导共同参与光的模斑转换,以减小常规的具有单层波导的边耦合器在模斑转换过程中的光损耗。并在衬底层的厚度方向上,在该光子集成电路芯片的远离所述衬底层的一侧表面设置有至少一层保护层,以防止长期使用过程中水汽进入到表层的二氧化硅中,从而影响器件的性能。同时可以避免封装过程中各种脏污侵入的影响。
上文仅为本实用新型的较佳实施例而已,并非用来限定本实用新型实施的范围,凡依本实用新型权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本实用新型的权利要求范围内。
Claims (19)
1.一种光子集成电路芯片,其特征在于,包括:层叠设置的衬底层、介质层以及光波导层;
所述光子集成电路芯片包括设置在所述光波导层中的光学器件和与所述光学器件光连接的器件波导,沿垂直于所述衬底层的厚度方向上,所述光子集成电路芯片具有与外界耦合的外端面;
在所述衬底层的厚度方向上,所述光波导层内依次层叠设置有第一波导、第二波导和第三波导:
所述第一波导与所述器件波导光连接,所述第一波导朝向所述外端面的端部距所述外端面处于第一横向距离;
所述第二波导与所述第一波导光耦合,并与所述第一波导在厚度方向上间隔设置;
所述第三波导与所述第二波导光耦合,并与所述第二波导在厚度方向上间隔设置;
所述第一波导、所述第二波导以及所述第三波导均从所述光子集成电路芯片的内部向所述外端面延伸;
其中,所述光子集成电路芯片还包括至少一层保护层,所述至少一层保护层覆盖在所述光子集成电路芯片的远离所述衬底层的一侧表面,其中,所述保护层的材质为氮化硅。
2.如权利要求1所述的光子集成电路芯片,其特征在于,
所述至少一层保护层覆盖在所述光波导层的远离所述衬底层的一侧表面。
3.如权利要求1所述的光子集成电路芯片,其特征在于,所述光波导层内还设有导电线路层和金属通孔,所述导电线路层通过所述金属通孔实现各导电线路层之间或者其它器件的电性连接;
所述至少一层保护层与金属层的表面直接接触,所述至少一层保护层上设置有在厚度方向上贯通所述至少一层保护层的第一通孔,以露出所述金属层的表面,在所述第一通孔内填充有导电物质。
4.如权利要求1所述的光子集成电路芯片,其特征在于,
所述至少一层保护层包括第一保护层、第二保护层以及设置在所述第一保护层和所述第二保护层之间的介电层;
其中,所述介电层的材质为氧化硅。
5.如权利要求1所述的光子集成电路芯片,其特征在于,
在所述衬底层的厚度方向上,所述第一波导与所述第二波导部分投影交叠,以通过绝热耦合的方式耦合;
在垂直于所述衬底层的厚度方向上,所述第二波导的延伸长度大于所述第三波导的延伸长度,并且所述第二波导靠近所述外端面的端部和所述第三波导靠近所述外端面的端部齐平。
6.如权利要求5所述的光子集成电路芯片,其特征在于,
所述第二波导和所述第三波导被配置成用于将从所述第一波导耦合的光进行模斑转换后传输至外部光纤内,或者将从外部光纤输入的光进行模斑转换,并将经模斑转换后的光耦合至所述第一波导。
7.如权利要求1所述的光子集成电路芯片,其特征在于,
所述第一波导与所述器件波导同层设置。
8.如权利要求1所述的光子集成电路芯片,其特征在于,
从所述光子集成电路芯片的内部指向所述外端面的方向,所述第一波导的一部分呈反向楔形结构。
9.如权利要求1所述的光子集成电路芯片,其特征在于,
从所述光子集成电路芯片的内部指向所述外端面的方向,所述第二波导的一部分呈反向楔形结构。
10.如权利要求1所述的光子集成电路芯片,其特征在于,
从所述光子集成电路芯片的内部指向所述外端面的方向,所述第三波导具有不变的截面宽度。
11.如权利要求6所述的光子集成电路芯片,其特征在于,
所述第二波导的数量为多个,所述第三波导的数量为多个;
在靠近所述外端面所在平面的截面位置处,所述多个第二波导和所述多个第三波导的组合呈多行和/或多列排列;
其中,在靠近所述外端面所在平面的截面位置处,相邻行和/或列之间,所述多个第二波导和所述多个第三波导呈错位排列。
12.如权利要求11所述的光子集成电路芯片,其特征在于,
从所述光子集成电路芯片的内部指向所述外端面的方向,多个第二波导中的至少一个第二波导的一部分朝着所述外端面的方向的截面宽度逐渐变细。
13.如权利要求1所述的光子集成电路芯片,其特征在于,
所述第一波导、所述第二波导以及所述第三波导是氮化硅波导或者氮氧化硅波导。
14.如权利要求1所述的光子集成电路芯片,其特征在于,在所述衬底层的厚度方向上,所述光波导层内还设有:
第四波导,所述第四波导与所述第三波导光耦合,并与所述第三波导在厚度上间隔设置,所述第四波导从所述光子集成电路芯片的内部指向所述外端面的方向延伸。
15.如权利要求14所述的光子集成电路芯片,其特征在于,
所述第四波导的延伸长度小于或者等于所述第三波导的延伸长度,所述第四波导靠近所述外端面的端部与所述第三波导靠近所述外端面的端部齐平。
16.如权利要求15所述的光子集成电路芯片,其特征在于,
从所述光子集成电路芯片的内部指向所述外端面的方向,所述第四波导具有不变的截面宽度。
17.如权利要求14所述的光子集成电路芯片,其特征在于,
所述第二波导的数量为多个,所述第三波导的数量为多个,所述第四波导的数量为多个;
在靠近所述外端面所在平面的截面位置处,多个第二波导、多个第三波导以及多个第四波导的组合呈多行和多列排列;
相邻行和/或列之间,所述多个第二波导、所述多个第三波导以及所述多个第四波导呈错位排列。
18.如权利要求14所述的光子集成电路芯片,其特征在于,所述第四波导是氮化硅波导或者氮氧化硅波导。
19.一种硅光集成平台,其特征在于,包括如权利要求1至18中任意一项所述的光子集成电路芯片;
光纤,所述光纤包括光纤纤芯和包覆所述光纤纤芯的光纤包层;
其中,所述光纤与所述光子集成电路芯片的所述外端面对准,以进行光耦合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321536704.1U CN220064424U (zh) | 2023-06-16 | 2023-06-16 | 光子集成电路芯片及硅光集成平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321536704.1U CN220064424U (zh) | 2023-06-16 | 2023-06-16 | 光子集成电路芯片及硅光集成平台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220064424U true CN220064424U (zh) | 2023-11-21 |
Family
ID=88762205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321536704.1U Active CN220064424U (zh) | 2023-06-16 | 2023-06-16 | 光子集成电路芯片及硅光集成平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220064424U (zh) |
-
2023
- 2023-06-16 CN CN202321536704.1U patent/CN220064424U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7616904B1 (en) | Waveguide photodetector with integrated electronics | |
US9484482B2 (en) | Efficient optical (light) coupling | |
US9057844B2 (en) | Grating edge coupler and method of forming same | |
US8299555B2 (en) | Semiconductor optoelectronic structure | |
CN105374889B (zh) | 具有光电二极管的光电转换器件和光信号接收单元 | |
US10317623B2 (en) | Back end of line process integrated optical device fabrication | |
WO2016195732A1 (en) | Back end of line process integrated optical device fabrication | |
US10818650B2 (en) | Semiconductor module and method of manufacturing the same, and method of communication using the same | |
WO2021175072A1 (zh) | 一种半导体光耦合结构和硅光集成芯片 | |
CN113568105B (zh) | 一种波导层间耦合结构及其制备方法 | |
US9274282B2 (en) | Coupling light from an external source to a waveguide using a multi-step converter | |
JP5477148B2 (ja) | 半導体光配線装置 | |
US11747556B2 (en) | Integrated circuit device including photoelectronic element | |
US7881574B2 (en) | Optical device | |
CN110471140A (zh) | 光电器件及其制造方法 | |
CN220040800U (zh) | 边耦合器 | |
CN220064424U (zh) | 光子集成电路芯片及硅光集成平台 | |
US20220115546A1 (en) | Photodetectors including a coupling region with multiple tapers | |
CN220064425U (zh) | 光子集成电路芯片及硅光集成平台 | |
US20080310808A1 (en) | Photonic waveguide structure with planarized sidewall cladding layer | |
CN115616703A (zh) | 基于双层氮化硅结构的光栅耦合器及其制作方法 | |
CN114220881B (zh) | 光电探测器 | |
US20060105563A1 (en) | Method of forming a semiconductor device | |
US20240027681A1 (en) | Photoelectric Converter | |
TWI484533B (zh) | 一種半導體光電結構與其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |