CN219761126U - 一种dvb-ip网关 - Google Patents

Abstract

本实用新型提供了一种DVB‑IP网关，包括信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，IP数字信号源的IP组播数字信号传输端与信号处理器的IP组播数字信号传输端双向连接，信号处理器的ASI信号输出端与QAM调制器的ASI信号输入端连接。本实用新型提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗，在整体性能功能优化以及性能的提高情况下，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

Description

一种DVB-IP网关

技术领域

本实用新型主要涉及广播电视技术领域，具体涉及一种DVB-IP网关。

背景技术

DVB-IP网关作为IP接收器，把从IP传输设备上接收的封装成UDP包的TS数据流还原成TS流并通过ASI输出，具有抗IP传输抖动功能，可准确还原TS中的PCR。接收处理中星9号卫星电视节目信号(950MHz-2150MHz)，输出TS流信号。

目前市场上的DVB-IP网关产品，存在以下不足；输出码率带宽不足，单通道码率一般只有45兆左右，同时输出8路节目时偶尔会出现画面卡顿情况；可靠性有待提高，设备长时间工作运行时偶尔会出现死机情况；同时设备功耗大，影响设备使用寿命；环境适应性、电磁兼容性适应性差。

实用新型内容

本实用新型所要解决的技术问题是针对现有技术的不足，提供一种DVB-IP网关，可以解决输出码率带宽不足、功耗大、可靠性不高以及环境适应性差的问题。

本实用新型解决上述技术问题的技术方案如下：一种DVB-IP网关,DVB-IP网关包括信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，

所述IP数字信号源的IP组播数字信号传输端与所述信号处理器的IP组播数字信号传输端双向连接，所述信号处理器的ASI信号输出端与所述QAM调制器的ASI信号输入端连接，所述信号处理器的电源输出端与所述显示控制器的电源输入端连接，所述信号处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接，所述QAM调制器的RF信号输出端与所述机顶盒的RF信号输入端连接，所述机顶盒的HDMI信号输出端用于与电视机的HDMI信号输入端连接。

本实用新型的有益效果是：通过信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗，在整体性能功能优化以及性能的提高情况下，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

在上述技术方案的基础上，本实用新型还可以做如下改进。

进一步，所述信号处理器包括FPGA处理器、网络接口、第一晶振以及信息控制器，

所述FPGA处理器的IP组播数字信号传输端上配设有第一RJ45网口，所述FPGA处理器通过所述第一RJ45网口与所述IP数字信号源连接，所述第一RJ45网口用于将所述IP数字信号源与所述FPGA处理器进行IP组播数字信号的交互，所述网络接口分别与所述FPGA处理器的ASI信号输出端以及所述QAM调制器的ASI信号输入端连接，用于将所述FPGA处理器输出的ASI信号输入至所述QAM调制器中，所述第一晶振的输出端与所述FPGA处理器的时钟信号输入端连接，所述FPGA处理器的信息控制信号传输端与所述信息控制器的信息控制信号传输端双向连接，所述信息控制器的电源输出端与所述显示控制器的电源输入端连接，所述信息控制器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

采用上述进一步方案的有益效果是：能够实现UDP、RTP，IGMP，ICMP等以太网通信协议，并能够将需要接收的IP包转换为TS流，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

进一步，所述网络接口包括第一ASI接口、第二ASI接口、第三ASI接口以及第四ASI接口，

所述第一ASI接口分别与所述FPGA处理器的第一ASI信号输出端以及所述QAM调制器的第一ASI信号输入端连接，所述第一ASI接口用于将所述FPGA处理器输出的第一ASI信号输入至所述QAM调制器中；所述第二ASI接口分别与所述FPGA处理器的第二ASI信号输出端以及所述QAM调制器的第二ASI信号输入端连接，所述第二ASI接口用于将所述FPGA处理器输出的第二ASI信号输入至所述QAM调制器中，所述第三ASI接口分别与所述FPGA处理器的第三ASI信号输出端以及所述QAM调制器的第三ASI信号输入端连接，所述第三ASI接口用于将所述FPGA处理器输出的第三ASI信号输入至所述QAM调制器中，所述第四ASI接口分别与所述FPGA处理器的第四ASI信号输出端以及所述QAM调制器的第四ASI信号输入端连接，所述第四ASI接口用于将所述FPGA处理器输出的第四ASI信号输入至所述QAM调制器中。

采用上述进一步方案的有益效果是：能够接入多路接口，提升了装置的兼容性和扩展性。

进一步，所述信息控制器包括MCU处理器、第二晶振、DDR3内存以及Flash闪存，

所述FPGA处理器的信息控制信号传输端与所述MCU处理器的信息控制信号传输端双向连接,所述第二晶振的输出端与所述MCU处理器的时钟信号输入端连接，所述MCU处理器的储存信号传输端与所述DDR3内存的储存信号传输端双向连接，所述MCU处理器的闪存信号传输端与所述Flash闪存的闪存信号传输端双向连接，所述MCU处理器的电源输出端与所述显示控制器的电源输入端连接，所述MCU处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

采用上述进一步方案的有益效果是：可以进行装置的配置以及信息的配置，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性。

进一步，所述显示控制器包括物理按键、指示灯以及显示屏，

所述信号处理器的电源输出端与所述物理按键的电源输入端、所述指示灯的电源输入端以及所述显示屏的电源输入端连在一起，所述信号处理器的按键控制信号输出端与所述物理按键的按键控制信号输入端连接，所述信号处理器的指示灯控制信号输出端与所述指示灯的指示灯控制信号输入端连接，所述信号处理器的显示屏控制信号输出端与所述显示屏的显示屏控制信号输入端连接。

采用上述进一步方案的有益效果是：提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗。

进一步，所述DVB-IP网关还包括电源转换器，所述电源转换器包括电源接口、AC-DC转换电路、用于为所述信号处理器提供1.2V电压的第一电源电路、用于为所述信号处理器提供3.3V电压的第二电源电路以及用于为所述信号处理器提供1.8V电压的第三电源电路，

所述电源接口用于接入220V电压，并将220V电压输入至所述AC-DC转换电路中，所述AC-DC转换电路的第一12V输出端与所述第一电源电路的输入端连接，所述AC-DC转换电路的第二12V输出端与所述第三电源电路的输入端连接，所述第一电源电路的第一电源输出端与所述第二电源电路的输入端连接，所述第一电源电路的第二电源输出端与所述信号处理器的1.2V电压输入端连接，所述第二电源电路的电压输出端与所述信号处理器的3.3V电压输入端连接，所述第三电源电路的电压输出端与所述信号处理器的1.8V电压输入端连接。

采用上述进一步方案的有益效果是：为信号处理器提供多种电源，确保了各个部件稳定的工作。

进一步，所述MCU处理器的IP控制信号传输端上配设有第二RJ45网口，所述MCU处理器通过所述第二RJ45网口用于与计算机连接，所述第二RJ45网口用于使所述计算机与所述MCU处理器进行IP控制信号的交互。

采用上述进一步方案的有益效果是：实现了人机交互以及配置接收转发系统参数信息。

附图说明

图1为本实用新型实施例提供的一种DVB-IP网关的线路连接图；

图2为本实用新型实施例提供的信号处理器的线路连接图之一；

图3为本实用新型实施例提供的信号处理器的线路连接图之二；

图4为本实用新型实施例提供的显示控制器的线路连接图；

图5为本实用新型实施例提供的电源转换器的线路连接图；

图6为本实用新型实施例提供的另一DVB-IP网关的线路连接图。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

如图1所示，一种DVB-IP网关,DVB-IP网关包括信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，

所述IP数字信号源的IP组播数字信号传输端与所述信号处理器的IP组播数字信号传输端双向连接，所述信号处理器的ASI信号输出端与所述QAM调制器的ASI信号输入端连接，所述信号处理器的电源输出端与所述显示控制器的电源输入端连接，所述信号处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接，所述QAM调制器的RF信号输出端与所述机顶盒的RF信号输入端连接，所述机顶盒的HDMI信号输出端用于与电视机的HDMI信号输入端连接。

具体地，IP数字信号源设备(即所述IP数字信号源)输出IP组播数字信号传输至所述信号处理器，经所述信号处理器实现UDP、RTP，IGMP，ICMP等以太网通信协议，将网络数据包转换成TS有效TS包，并以ASI信号输出至所述QAM调制器，设置所述QAM调制器的输入复用信号、调制频率、符号率等参数，通过所述机顶盒搜索调制器输出的QAM调制信号，所述机顶盒解码输出的HDMI信号通过所述电视机可正常显示前端输入的节目音视频信号。

上述实施例中，通过信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗，在整体性能功能优化以及性能的提高情况下，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

可选的，作为本实用新型的一个实施例,如图1和2所示，所述信号处理器包括FPGA处理器、网络接口、第一晶振以及信息控制器，

所述FPGA处理器的IP组播数字信号传输端上配设有第一RJ45网口，所述FPGA处理器通过所述第一RJ45网口与所述IP数字信号源连接，所述第一RJ45网口用于将所述IP数字信号源与所述FPGA处理器进行IP组播数字信号的交互，所述网络接口分别与所述FPGA处理器的ASI信号输出端以及所述QAM调制器的ASI信号输入端连接，用于将所述FPGA处理器输出的ASI信号输入至所述QAM调制器中，所述第一晶振的输出端与所述FPGA处理器的时钟信号输入端连接，所述FPGA处理器的信息控制信号传输端与所述信息控制器的信息控制信号传输端双向连接，所述信息控制器的电源输出端与所述显示控制器的电源输入端连接，所述信息控制器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

优选地，所述FPGA处理器的型号可以为安路科技的EG4S20BG256C，需提供DC1.2V、DC3.3V供电。

应理解地，所述第一晶振采用27MHz。

具体地，IP组播节目信号(即IP组播数字信号)通过所述网络接口输入，由TS流转换单元(即所述FPGA处理器)实现UDP、RTP，IGMP，ICMP等以太网通信协议，把需要接收的IP包转换为TS流，经过缓存后，按照选定通道原始速率输出并打包成ASI信号输出。

上述实施例中，能够实现UDP、RTP，IGMP，ICMP等以太网通信协议，并能够将需要接收的IP包转换为TS流，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

可选的，作为本实用新型的一个实施例，如图1至3所示，所述网络接口包括第一ASI接口、第二ASI接口、第三ASI接口以及第四ASI接口，

所述第一ASI接口分别与所述FPGA处理器的第一ASI信号输出端以及所述QAM调制器的第一ASI信号输入端连接，所述第一ASI接口用于将所述FPGA处理器输出的第一ASI信号输入至所述QAM调制器中；所述第二ASI接口分别与所述FPGA处理器的第二ASI信号输出端以及所述QAM调制器的第二ASI信号输入端连接，所述第二ASI接口用于将所述FPGA处理器输出的第二ASI信号输入至所述QAM调制器中，所述第三ASI接口分别与所述FPGA处理器的第三ASI信号输出端以及所述QAM调制器的第三ASI信号输入端连接，所述第三ASI接口用于将所述FPGA处理器输出的第三ASI信号输入至所述QAM调制器中，所述第四ASI接口分别与所述FPGA处理器的第四ASI信号输出端以及所述QAM调制器的第四ASI信号输入端连接，所述第四ASI接口用于将所述FPGA处理器输出的第四ASI信号输入至所述QAM调制器中。

上述实施例中，能够接入多路接口，提升了装置的兼容性和扩展性。

可选的，作为本实用新型的一个实施例，如图1至3所示，所述信息控制器包括MCU处理器、第二晶振、DDR3内存以及Flash闪存，

所述FPGA处理器的信息控制信号传输端与所述MCU处理器的信息控制信号传输端双向连接,所述第二晶振的输出端与所述MCU处理器的时钟信号输入端连接，所述MCU处理器的储存信号传输端与所述DDR3内存的储存信号传输端双向连接，所述MCU处理器的闪存信号传输端与所述Flash闪存的闪存信号传输端双向连接，所述MCU处理器的电源输出端与所述显示控制器的电源输入端连接，所述MCU处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

优选地，所述MCU处理器的型号可以为紫芯的ASM9260T微控制器，，需提供DC1.2V、DC1.8V、DC3.3V供电，所述DDR3内存的型号可以为HXI15H4G160AF-13K，所述Flash闪存的型号可以为GD5F4GQ6UF。

应理解地，Flash(即所述Flash闪存)存储容量配置为4GB,DDR(即所述DDR3内存)存储容量为4GB，为系统运行提供足够的空间，同时处理器(即所述MCU处理器)内部包含多个接口模块，可按需求引出所需接口。

具体地，MCU(即所述MCU处理器)响应处理所述显示控制器输入信息进行系统配置，并在所述显示控制器上显示配置信息；同时所述MCU处理器还将设备工作状态信息发送给所述显示控制器并显示设备实时工作状态。

上述实施例中，可以进行装置的配置以及信息的配置，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性。

可选的，作为本实用新型的一个实施例，如图1和4所示，所述显示控制器包括物理按键、指示灯以及显示屏，

所述信号处理器的电源输出端与所述物理按键的电源输入端、所述指示灯的电源输入端以及所述显示屏的电源输入端连在一起，所述信号处理器的按键控制信号输出端与所述物理按键的按键控制信号输入端连接，所述信号处理器的指示灯控制信号输出端与所述指示灯的指示灯控制信号输入端连接，所述信号处理器的显示屏控制信号输出端与所述显示屏的显示屏控制信号输入端连接。

应理解地，MCU(即所述MCU处理器)响应处理所述物理按键输入信息进行系统配置，并在LCD液晶显示屏(即所述显示屏)上显示配置信息，同时所述MCU处理器还将设备工作状态信息发送给状态指示灯(即所述指示灯)并显示设备实时工作状态。

具体地，主控信号处理单元(即所述信号处理器)为显示控制单元(即所述显示控制器)提供DC3.3V的工作电压。状态指示灯(即所述指示灯)用于显示通道信号状态及设备工作状态，通过状态指示灯(即所述指示灯)可以判断设备工作是否正常；通过所述物理按键可进行装置的配置信息查询、设备参数设置、设备重启等操作；LCD液晶显示屏(即所述显示屏)用于显示所述物理按键操作时相应的菜单信息，所述物理按键不操作时滚动显示设备各个通道实时码率信息及设备管理IP地址等信息。显示控制单元(即所述显示控制器)电路设计有防抖和去除干扰的ESD和电容，这样防止ASM9260T误响应。

上述实施例中，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗。

可选的，作为本实用新型的一个实施例，如图1至5所示，所述DVB-IP网关还包括电源转换器，所述电源转换器包括电源接口、AC-DC转换电路、用于为所述信号处理器提供1.2V电压的第一电源电路、用于为所述信号处理器提供3.3V电压的第二电源电路以及用于为所述信号处理器提供1.8V电压的第三电源电路，

所述电源接口用于接入220V电压，并将220V电压输入至所述AC-DC转换电路中，所述AC-DC转换电路的第一12V输出端与所述第一电源电路的输入端连接，所述AC-DC转换电路的第二12V输出端与所述第三电源电路的输入端连接，所述第一电源电路的第一电源输出端与所述第二电源电路的输入端连接，所述第一电源电路的第二电源输出端与所述信号处理器的1.2V电压输入端连接，所述第二电源电路的电压输出端与所述信号处理器的3.3V电压输入端连接，所述第三电源电路的电压输出端与所述信号处理器的1.8V电压输入端连接。

优选地，所述第一电源电路和所述第二电源电路的型号均可以为TMI3253T，所述第三电源电路的型号可以为STI3470。

应理解地，DVB-IP网关主控信号处理单元(即所述信号处理器)与电源转换单元(即所述电源转换器)相连接，获取DC1.2V、DC1.8V、DC3.3V供电电源。

具体地，电源转换单元(即所述电源转换器)外部为AC 220V供电，经过AC-DC(即所述AC-DC转换电路)，输出DC12V电源，再通过两路DC-DC电源芯片，一路电源经过DC-DC电源芯片1(TMI3253T)(即所述第一电源电路和所述第二电源电路)输出DC1.2V、DC3.3V；另外一路经过DC-DC电源芯片2(STI3470)(即所述第三电源电路)输出DC 1.8V电源。电源转换单元为主控信号处理单元提供DC1.2V、DC 1.8V、DC3.3V电源，确保主控信号处理单元(即所述信号处理器)稳定工作。

上述实施例中，为信号处理器提供多种电源，确保了各个部件稳定的工作。

可选的，作为本实用新型的一个实施例，如图1至3所示，所述MCU处理器的IP控制信号传输端上配设有第二RJ45网口，所述MCU处理器通过所述第二RJ45网口用于与计算机连接，所述第二RJ45网口用于使所述计算机与所述MCU处理器进行IP控制信号的交互。

应理解地，在测试计算机(即所述计算机)上配置本实用新型的输入端口地址、视频编码码率、通道码率、信号源输入接口等参数。

具体地，MCU(即所述MCU处理器)通过百兆RJ45口(即所述第二RJ45网口)接收远端的控制命令配置本设备参数，用所述MCU处理器调度配置接收的IP地址等信息，所述MCU处理器通过百兆以太网实现人机交互以及配置接收转发系统参数信息。

上述实施例中，实现了人机交互以及配置接收转发系统参数信息。

可选的，作为本实用新型的另一个实施例，在本实用新型工作中，如图6所示，连接各设备，在测试计算机上配置DVB-IP网关模块装置的输入端口地址、视频编码码率、通道码率、信号源输入接口等参数，IP数字信号源设备输出IP组播数字信号传输至DVB-IP网关模块，经FPGA实现UDP、RTP，IGMP，ICMP等以太网通信协议，将网络数据包转换成TS有效TS包，并以ASI信号输出至QAM调制器，设置QAM调制器的输入复用信号、调制频率、符号率等参数，通过机顶盒搜索调制器输出的QAM调制信号，机顶盒解码输出的HDMI信号通过电视机可正常显示前端输入的节目音视频信号。

可选的，作为本实用新型的另一个实施例，本实用新型相比现有DVB-IP网关产品，采用性能更强大的处理器芯片、FPGA数据处理芯片、运用更为合理的软件数据处理算法、优化硬件电路、程序设计、进行DVB-IP网关模块装置的设计开发，在操作系统、电源芯片、网络芯片、存储芯片等方面进行优化选型设计，在整体性能功能优化、性能提高情况下，实现功耗降低、稳定性提高等性能，并提升设备环境适应性、电磁兼容性。

可选的，作为本实用新型的另一个实施例，本实用新型的MCU处理器采用国产ASM9260T，采用国产FPGA(EG4S20BG256C)、Flash(GD5F4GQ6UF)、DDR3(HXI15H4G160AF-13K)、电源芯片(STI3470、TMI3253-T)、网络芯片(SR8201F、YT8511C)进行国产化替换设计。所有器件在满足性能指标要求进行选型，并对信号处理、输出通道接口等电路优化设计，同时对固件程序进行兼容性、适配性等设计。

可选的，作为本实用新型的另一个实施例，本实用新型作为IP接收器，把从传输设备上接收的封装成UDP包的TS数据流还原成TS流并通过ASI输出，具有抗IP传输抖动功能，可准确还原TS中的PCR。

可选的，作为本实用新型的另一个实施例，本实用新型主要实现IP组播节目信号转换ASI信号输出。

可选的，作为本实用新型的另一个实施例，本实用新型基于国产器件、芯片、操作系统等进行设计开发研制。本实用新型总体上采用国产FPGA(EG4S20BG256)+MCU(ASM9260T)架构的方案实现。

可选的，作为本实用新型的另一个实施例，本实用新型针对目前市场上的DVB-IP网关产品输出码率带宽不足、功耗大、可靠性不高、环境适应性差等缺陷，开展全国产DVB-IP网关模块装置设备研制。本实用新型所要解决的技术问题是针对目前市场上的DVB-IP网关产品存在的一些不足，提供一种基于国产FPGA+MCU设计的DVB-IP网关模块装置，提高设备输出码率、提高设备运行的稳定性、提高设备的环境适应性、降低设备功耗。

本实用新型的使用方法是：IP数字信号源设备(即所述IP数字信号源)输出IP组播数字信号传输至所述信号处理器，经所述信号处理器实现UDP、RTP，IGMP，ICMP等以太网通信协议，将网络数据包转换成TS有效TS包，并以ASI信号输出至所述QAM调制器，设置所述QAM调制器的输入复用信号、调制频率、符号率等参数，通过所述机顶盒搜索调制器输出的QAM调制信号，所述机顶盒解码输出的HDMI信号通过所述电视机可正常显示前端输入的节目音视频信号。

本实用新型的优点是，提高了设备输出码率、设备运行的稳定性以及设备的环境适应性，降低了设备的功耗，在整体性能功能优化以及性能的提高情况下，实现了功耗的降低、稳定性的提高，且提升了设备的电磁兼容性。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内，同时，本实用新型不涉及计算机程序改进的内容。

Claims (7)

1.一种DVB-IP网关,其特征在于，DVB-IP网关包括信号处理器、IP数字信号源、显示控制器、QAM调制器以及机顶盒，

所述IP数字信号源的IP组播数字信号传输端与所述信号处理器的IP组播数字信号传输端双向连接，所述信号处理器的ASI信号输出端与所述QAM调制器的ASI信号输入端连接，所述信号处理器的电源输出端与所述显示控制器的电源输入端连接，所述信号处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接，所述QAM调制器的RF信号输出端与所述机顶盒的RF信号输入端连接，所述机顶盒的HDMI信号输出端用于与电视机的HDMI信号输入端连接。

2.根据权利要求1所述的一种DVB-IP网关，其特征在于，所述信号处理器包括FPGA处理器、网络接口、第一晶振以及信息控制器，

所述FPGA处理器的IP组播数字信号传输端上配设有第一RJ45网口，所述FPGA处理器通过所述第一RJ45网口与所述IP数字信号源连接，所述第一RJ45网口用于将所述IP数字信号源与所述FPGA处理器进行IP组播数字信号的交互，所述网络接口分别与所述FPGA处理器的ASI信号输出端以及所述QAM调制器的ASI信号输入端连接，用于将所述FPGA处理器输出的ASI信号输入至所述QAM调制器中，所述第一晶振的输出端与所述FPGA处理器的时钟信号输入端连接，所述FPGA处理器的信息控制信号传输端与所述信息控制器的信息控制信号传输端双向连接，所述信息控制器的电源输出端与所述显示控制器的电源输入端连接，所述信息控制器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

3.根据权利要求2所述的一种DVB-IP网关，其特征在于，所述网络接口包括第一ASI接口、第二ASI接口、第三ASI接口以及第四ASI接口，

所述第一ASI接口分别与所述FPGA处理器的第一ASI信号输出端以及所述QAM调制器的第一ASI信号输入端连接，所述第一ASI接口用于将所述FPGA处理器输出的第一ASI信号输入至所述QAM调制器中；所述第二ASI接口分别与所述FPGA处理器的第二ASI信号输出端以及所述QAM调制器的第二ASI信号输入端连接，所述第二ASI接口用于将所述FPGA处理器输出的第二ASI信号输入至所述QAM调制器中，所述第三ASI接口分别与所述FPGA处理器的第三ASI信号输出端以及所述QAM调制器的第三ASI信号输入端连接，所述第三ASI接口用于将所述FPGA处理器输出的第三ASI信号输入至所述QAM调制器中，所述第四ASI接口分别与所述FPGA处理器的第四ASI信号输出端以及所述QAM调制器的第四ASI信号输入端连接，所述第四ASI接口用于将所述FPGA处理器输出的第四ASI信号输入至所述QAM调制器中。

4.根据权利要求2所述的一种DVB-IP网关，其特征在于，所述信息控制器包括MCU处理器、第二晶振、DDR3内存以及Flash闪存，

所述FPGA处理器的信息控制信号传输端与所述MCU处理器的信息控制信号传输端双向连接,所述第二晶振的输出端与所述MCU处理器的时钟信号输入端连接，所述MCU处理器的储存信号传输端与所述DDR3内存的储存信号传输端双向连接，所述MCU处理器的闪存信号传输端与所述Flash闪存的闪存信号传输端双向连接，所述MCU处理器的电源输出端与所述显示控制器的电源输入端连接，所述MCU处理器的显示控制信号传输端与所述显示控制器的显示控制信号传输端双向连接。

5.根据权利要求1所述的一种DVB-IP网关，其特征在于，所述显示控制器包括物理按键、指示灯以及显示屏，

所述信号处理器的电源输出端与所述物理按键的电源输入端、所述指示灯的电源输入端以及所述显示屏的电源输入端连在一起，所述信号处理器的按键控制信号输出端与所述物理按键的按键控制信号输入端连接，所述信号处理器的指示灯控制信号输出端与所述指示灯的指示灯控制信号输入端连接，所述信号处理器的显示屏控制信号输出端与所述显示屏的显示屏控制信号输入端连接。

6.根据权利要求5所述的一种DVB-IP网关，其特征在于，所述DVB-IP网关还包括电源转换器，所述电源转换器包括电源接口、AC-DC转换电路、用于为所述信号处理器提供1.2V电压的第一电源电路、用于为所述信号处理器提供3.3V电压的第二电源电路以及用于为所述信号处理器提供1.8V电压的第三电源电路，

所述电源接口用于接入220V电压，并将220V电压输入至所述AC-DC转换电路中，所述AC-DC转换电路的第一12V输出端与所述第一电源电路的输入端连接，所述AC-DC转换电路的第二12V输出端与所述第三电源电路的输入端连接，所述第一电源电路的第一电源输出端与所述第二电源电路的输入端连接，所述第一电源电路的第二电源输出端与所述信号处理器的1.2V电压输入端连接，所述第二电源电路的电压输出端与所述信号处理器的3.3V电压输入端连接，所述第三电源电路的电压输出端与所述信号处理器的1.8V电压输入端连接。

7.根据权利要求4所述的一种DVB-IP网关，其特征在于，所述MCU处理器的IP控制信号传输端上配设有第二RJ45网口，所述MCU处理器通过所述第二RJ45网口用于与计算机连接，所述第二RJ45网口用于使所述计算机与所述MCU处理器进行IP控制信号的交互。