CN219533319U - 一种包络检波芯片的测试装置 - Google Patents
一种包络检波芯片的测试装置 Download PDFInfo
- Publication number
- CN219533319U CN219533319U CN202223227374.6U CN202223227374U CN219533319U CN 219533319 U CN219533319 U CN 219533319U CN 202223227374 U CN202223227374 U CN 202223227374U CN 219533319 U CN219533319 U CN 219533319U
- Authority
- CN
- China
- Prior art keywords
- resistor
- pin
- power amplifier
- envelope detection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
一种包络检波芯片的测试装置,包括包络检波部分和射频功率放大器部分,射频信号经包络检波芯片U1输出包络信号并与预留调试电感L4相连;射频信号经功率放大器芯片U2输出放大射频信号,供电部分由功率放大器芯片U2的VCC脚、Vbias脚和Iref脚供电,其中,功率放大器芯片U2的VCC脚由包络检波芯片U1的输出供电,第二供电插座连接到功率放大器芯片U2的Iref脚供电,功率放大器芯片U2的Vbias脚由电阻R1和电阻R3组成的兼容电路供电;本实用新型将包络检波芯片和功率放大器结合到一个板子上,解决两者供电和共地不便的问题,同时创新性地加入兼容性设计,扩展了电路的使用范围,提供不同供电方式,更加方便包络检波芯片的功能测试,有良好的社会和经济效益。
Description
技术领域
本实用新型涉及射频通信领域,特别是一种包络检波芯片的测试装置。
背景技术
随着通信技术的发展,雷达、卫星、5G通信等领域成为全球热潮,射频电子器件作为领域中的关键器件也成为了重点的研究对象。功率放大器作为通信系统中的核心器件之一,也是研究中不可缺失的一部分,在通信系统中一般处在紧挨着天线的位置。
评价一个功率放大器的优良,一般有下面指标:工作频率和带宽、增益和带内平坦度、驻波、输出功率、功率附加效率、非线性失真和稳定性。而功放是否容易损坏,与功率附加效率这一指标相关很大,因为效率越低,功放的发热越严重,而温度升高会导致功放性能下降,严重的后果就是芯片烧坏。根据工作状态,射频功率放大器通常被分为几类,即 A类、B 类、C 类以及 AB 类等功率放大器。而这几类功率放大器的一项显著区别是效率,A类放大器的效率比较低,理论最高效率只有50%,但其优点是线性度较好;B类放大器理论最高可以达到 78.5%,但交越失真比较大。C类放大器理论上可以达到更高的效率,但是它的失真也更加大。可以得出效率越高,失真会越大,针对这个问题,现有研究提出了包络检波芯片的方法改变供电方式,从而在不损失失真的情况下,提高放大器的效率。针对所提出的包络检波芯片的方式提高功率放大器效率的装置,需要测试其实际的功能效果。而要测试包络检波芯片实际的效果,就需要将两种板子结合起来测试,但如果将两者的开发板直接级联,那么供电以及共地都很不便。
实用新型内容
针对上述情况,为克服现有技术之缺陷,本实用新型之目的就是提供一种包络检波芯片的测试装置,可有效解决测试包络检波芯片实际的效果时,将两者的开发板直接级联,供电以及共地都很不便的问题。
为实现上述目的,本实用新型解决的技术方案是,一种包络检波芯片的测试装置,包括包络检波部分和射频功率放大器部分,所述的包络检波部分包括包络检波芯片U1、第一供电插座、预留调试电感L4和滤波电容C1,第一供电插座经接地的滤波电容C1连接到包络检波芯片U1的供电接口,射频信号经包络检波芯片U1输出包络信号并与预留调试电感L4相连;射频功率放大器部分包括功率放大器芯片U2、供电部分和滤波电容C22,射频信号经功率放大器芯片U2输出放大射频信号,供电部分由功率放大器芯片U2的VCC脚、Vbias脚和Iref脚供电,其中,功率放大器芯片U2的VCC脚与预留调试电感L4输出端相连由包络检波芯片U1的输出供电,第二供电插座经接地的滤波电容C22连接到功率放大器芯片U2的Iref脚供电,功率放大器芯片U2的Vbias脚由电阻R1和电阻R3组成的兼容电路供电。
本实用新型将包络检波芯片和功率放大器结合到一个板子上,解决两者供电和共地不便的问题,同时创新性地加入兼容性设计,扩展了电路的使用范围,提供不同供电方式,更加方便包络检波芯片的功能测试,有良好的社会和经济效益。
附图说明
图1是本实用新型结构原理框图。
图2是本实用新型包络检波芯片部分电路图。
图3是本实用新型射频功率放大器部分电路图。
具体实施方式
以下结合附图和具体情况对本实用新型的具体实施方式作详细说明。
结合附图给出,一种包络检波芯片的测试装置,包括包络检波部分和射频功率放大器部分,所述的包络检波部分包括包络检波芯片U1、第一供电插座、预留调试电感L4和滤波电容C1,第一供电插座经接地的滤波电容C1连接到包络检波芯片U1的供电接口,射频信号经包络检波芯片U1输出包络信号并与预留调试电感L4相连;射频功率放大器部分包括功率放大器芯片U2、供电部分和滤波电容C22,射频信号经功率放大器芯片U2输出放大射频信号,供电部分由功率放大器芯片U2的VCC脚、Vbias脚和Iref脚供电,其中,功率放大器芯片U2的VCC脚与预留调试电感L4输出端相连由包络检波芯片U1的输出供电,第二供电插座经接地的滤波电容C22连接到功率放大器芯片U2的Iref脚供电,功率放大器芯片U2的Vbias脚由电阻R1和电阻R3组成的兼容电路供电。
为保证更好的实施效果,所述的射频信号经二路功率分配器将一路射频信号分成两路幅度、相位完全一样的射频信号,分别输入包络检波芯片U1和功率放大器芯片U2。
所述的包络检波部分设有包络检波电路图,包络检波电路图是,包络检波芯片U1的1脚与射频输入T1的1脚相连,接收来自系统前级的射频信号,射频输入T1的1脚和3脚接地;包络检波芯片U1的2脚、3脚、6脚、7脚、10脚、15脚、16脚和17脚的共端接地;包络检波芯片U1的4脚和5脚的共端接滤波电感L1的2脚,滤波电感L1的1脚与包络检波芯片U1的13脚和14脚的共端经电容C7接地;包络检波芯片U1的8脚和9脚的共端与电感L3的1脚相连,电感L3的2脚与包络检波芯片U1的11脚和12脚的共端接预留调试电感L4的一端,预留调试电感L4另一端与功率放大器芯片U2相连;第一供电插座TP1经接地的滤波电容C1、滤波电容C2、滤波电容C3和滤波电容C4给包络检波芯片U1供电。
所述的射频功率放大器部分设有射频功率放大电路,射频功率放大电路是,功率放大器芯片U2的1脚接地,功率放大器芯片U2的2脚、3脚和4脚的共端经电阻R7接电阻R8一端,电阻R7接电阻R8之间接有接地电容C15,电阻R8另一端经电容C13接射频输入T2,接收来自系统前级的射频信号,射频输入T2的1脚和3脚接地;功率放大器芯片U2的6脚与接地电容C18和电阻R9的共端相连,电阻R9另一端与接地电容和C20和电阻R11的共端相连;功率放大器芯片U2的8脚与接地电容C19和电阻R10的共端相连,电阻R10另一端与接地电容和C21和电阻R12的共端相连,电阻R12与电阻R11的共端接Vpd接脚;功率放大器芯片U2的12脚、13脚和14脚的共端与接地电容C16和电感L6的共端相连,电感L6另一端经电容C14接射频输出T3的1脚,电感L6与电容C14间接有接地电容C17,射频输出T3的1脚和3脚接地;功率放大器芯片U2的16脚与电阻R8和接地电容C12的共端相连,电阻R8另一端与电阻R5一端相连,电阻R5另一端接电阻R3,电阻R3另一端接Vpd接脚,Vpd接脚由供电插座TP2供电,构成兼容电路供电;功率放大器芯片U2的18脚接电感L2与电阻R4相连,电感L2与电阻R4之间接有接地电容C10;功率放大器芯片U2的20脚经电感L5接电阻R2,电感L5与电阻R2间分别接有接地电容C7和接地电容C11,电阻R4和电阻R2的共端与电阻R1一端相连,电阻R4和电阻R2的共端与电阻R1之间接有接地电容C5、接地电容C6和包络检波芯片U1,电阻R1另一端经电阻R5和电阻R3的共端与接地电容C8相连;功率放大器芯片U2的21脚接地。
所述的功率放大器芯片U2为Qorvo的TQP9111。
如图2和图 3所示,图2为自研的包络检波芯片部分,图3为射频功率放大器部分,两者通过网络名为Power_D的走线连接在一起。
图2自研的包络检波芯片部分,主体为包络检波芯片U1,T1为芯片输入,使用的是SMA接头,接收来自系统前级的射频信号。TP1为包络检波芯片U1的供电插座,C1~C4为直流供电的滤波电容,可以根据走线的长短,增加或减少电容。预留调试电感L1和电容C7为包络检波芯片U1本身所需滤波电感和滤波电容。L3为输出整流电感。L4为预留调试电感,封装较大,所以可以焊接大封装电阻,若电路需要也可焊接电感,在实际操作过程中,可先将此L4空着,待将包络检波芯片U1的输出以及功率放大器芯片U2的指标都调节至目标状态,再将此L4焊接。网络名为Power_D的走线即为芯片最终输出,连接到图3中同样名为Power_D的网络。
图3射频功率放大器部分,主体为功率放大器芯片U2,采用的是Qorvo的TQP9111,工作频段为1.8GHz~2.7GHz,实际应用时,相对带宽只能使用其中一部分。T2为射频输入(即RFIN),接收来自系统前级的射频信号,使用的是SMA接头。在T2与U2之间的电容C13、电阻R8、电阻R7、电容C15均为输入匹配器件。T3为射频输出(即RFOUT),使用的是SMA接头。在T3与U2之间的电容C14、电容C16、电容C17、电感L6为输出匹配器件。输入匹配的电容C13、电阻R8、电阻R7、电容C15和输出匹配的电容C14、电容C16、电容C17、电感L6,这些器件共同调试,使功率放大器芯片U2工作在想要的目标频段,图中所展示的阻容感值为工作在1.8GHz~2.2GHz时的值,若要工作在其他频段,可重新调节这些器件的取值。功率放大器芯片U2的上、下两半部分均为供电所在,其中管脚Vcc1(20脚)和Vcc2(18脚)为内部放大器的漏极供电,为大功率供电部分,与Power_D网络连接,而两者间的电容C9、电容C11、电容C10、电容C5均为直流滤波电容,改善供电的纹波,L2、L5为直流滤波电感,同样用来改善供电纹波。Vbias管脚(16脚)处则采用了兼容设计,R1和R3两颗电阻,实际应用中只焊接其中一颗。如果焊接R1,不焊接R3,则Vbias管脚连接到了网络Power_D,使用的是芯片U1的输出;如果焊接R3,不焊接R1,则Vbias管脚连接到了网络Vpd,而Vpd由供电插座TP2供电。供电插座TP2同样供电给了功率放大器芯片U2的Iref1(6脚)和Iref2(8脚)两个管脚。
这样包络检波芯片U1的最终输出通过Power_D网络连接到了功率放大器芯片U2的各个供电处,根据所需焊接兼容设计处的电阻,改变供电方式,最后测试包络检波芯片U1是否提高了功率放大器芯片U2的效率。
综上所述,本实用新型提供了包络检波芯片测试电路,将包络检波芯片和功率放大器结合到一个板子上,解决了两者供电和共地不便的问题,同时加入了兼容性电阻,扩展了电路的使用范围,创新性地兼容了不同供电方式,更加方便了对包络检波芯片功能的测试,有良好的社会和经济效益。
本实用新型采用的功率放大器是Qorvo的TQP9111,工作频段1.8GHz~2.7GHz,通过调节RFIN、RFOUT和功率放大器的匹配电路,使之工作在目标频率范围。也可以选择其他功率放大器,这取决于实际所需要的工作频段,都落在本实用新型保护范围内。上述仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出变动或者修饰为等同变化的等效实施例,均落在本实用新型的保护范围内。
Claims (5)
1.一种包络检波芯片的测试装置,包括包络检波部分和射频功率放大器部分,其特征在于,所述的包络检波部分包括包络检波芯片U1、第一供电插座、预留调试电感L4和滤波电容C1,第一供电插座经接地的滤波电容C1连接到包络检波芯片U1的供电接口,射频信号经包络检波芯片U1输出包络信号并与预留调试电感L4相连;射频功率放大器部分包括功率放大器芯片U2、供电部分和滤波电容C22,射频信号经功率放大器芯片U2输出放大射频信号,供电部分由功率放大器芯片U2的VCC脚、Vbias脚和Iref脚供电,其中,功率放大器芯片U2的VCC脚与预留调试电感L4输出端相连由包络检波芯片U1的输出供电,第二供电插座经接地的滤波电容C22连接到功率放大器芯片U2的Iref脚供电,功率放大器芯片U2的Vbias脚由电阻R1和电阻R3组成的兼容电路供电。
2.根据权利要求1所述的包络检波芯片的测试装置,其特征在于,所述的射频信号经二路功率分配器将一路射频信号分成两路幅度、相位完全一样的射频信号,分别输入包络检波芯片U1和功率放大器芯片U2。
3.根据权利要求1所述的包络检波芯片的测试装置,其特征在于,所述的包络检波部分设有包络检波电路图,包络检波电路图是,包络检波芯片U1的1脚与射频输入T1的1脚相连,接收来自系统前级的射频信号,射频输入T1的1脚和3脚接地;包络检波芯片U1的2脚、3脚、6脚、7脚、10脚、15脚、16脚和17脚的共端接地;包络检波芯片U1的4脚和5脚的共端接滤波电感L1的2脚,滤波电感L1的1脚与包络检波芯片U1的13脚和14脚的共端经电容C7接地;包络检波芯片U1的8脚和9脚的共端与电感L3的1脚相连,电感L3的2脚与包络检波芯片U1的11脚和12脚的共端接预留调试电感L4的一端,预留调试电感L4另一端与功率放大器芯片U2相连;第一供电插座TP1经接地的滤波电容C1、滤波电容C2、滤波电容C3和滤波电容C4给包络检波芯片U1供电。
4.根据权利要求1所述的包络检波芯片的测试装置,其特征在于,所述的射频功率放大器部分设有射频功率放大电路,射频功率放大电路是,功率放大器芯片U2的1脚接地,功率放大器芯片U2的2脚、3脚和4脚的共端经电阻R7接电阻R8一端,电阻R7接电阻R8之间接有接地电容C15,电阻R8另一端经电容C13接射频输入T2,接收来自系统前级的射频信号,射频输入T2的1脚和3脚接地;功率放大器芯片U2的6脚与接地电容C18和电阻R9的共端相连,电阻R9另一端与接地电容和C20和电阻R11的共端相连;功率放大器芯片U2的8脚与接地电容C19和电阻R10的共端相连,电阻R10另一端与接地电容和C21和电阻R12的共端相连,电阻R12与电阻R11的共端接Vpd接脚;功率放大器芯片U2的12脚、13脚和14脚的共端与接地电容C16和电感L6的共端相连,电感L6另一端经电容C14接射频输出T3的1脚,电感L6与电容C14间接有接地电容C17,射频输出T3的1脚和3脚接地;功率放大器芯片U2的16脚与电阻R8和接地电容C12的共端相连,电阻R8另一端与电阻R5一端相连,电阻R5另一端接电阻R3,电阻R3另一端接Vpd接脚,Vpd接脚由供电插座TP2供电,构成兼容电路供电;功率放大器芯片U2的18脚接电感L2与电阻R4相连,电感L2与电阻R4之间接有接地电容C10;功率放大器芯片U2的20脚经电感L5接电阻R2,电感L5与电阻R2间分别接有接地电容C7和接地电容C11,电阻R4和电阻R2的共端与电阻R1一端相连,电阻R4和电阻R2的共端与电阻R1之间接有接地电容C5、接地电容C6和包络检波芯片U1,电阻R1另一端经电阻R5和电阻R3的共端与接地电容C8相连;功率放大器芯片U2的21脚接地。
5.根据权利要求1所述的包络检波芯片的测试装置,其特征在于,所述的功率放大器芯片U2为Qorvo的TQP9111。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223227374.6U CN219533319U (zh) | 2022-12-03 | 2022-12-03 | 一种包络检波芯片的测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223227374.6U CN219533319U (zh) | 2022-12-03 | 2022-12-03 | 一种包络检波芯片的测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219533319U true CN219533319U (zh) | 2023-08-15 |
Family
ID=87631822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223227374.6U Active CN219533319U (zh) | 2022-12-03 | 2022-12-03 | 一种包络检波芯片的测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219533319U (zh) |
-
2022
- 2022-12-03 CN CN202223227374.6U patent/CN219533319U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108718188B (zh) | 一种宽带高效率Doherty功率放大器及其设计方法 | |
CN106452370A (zh) | 一种基于非对称结构的高回退Doherty功率放大器及其实现方法 | |
CN105811895B (zh) | 基于谐波终端优化高效率k波段mmic功率放大器 | |
CN102694507B (zh) | 宽带多赫蒂放大器电路 | |
CN106411265B (zh) | 一种拓展带宽的非对称Doherty功率放大器及其实现方法 | |
Sarkar et al. | A 28-GHz class-J power amplifier with 18-dBm output power and 35% peak PAE in 120-nm SiGe BiCMOS | |
CN106374860A (zh) | 一种基于电压合成结构的Doherty功率放大器 | |
WO2023078062A1 (zh) | Doherty射频功率放大器 | |
CN1725630B (zh) | 低噪声放大器件模块装置 | |
CN105656438B (zh) | 一种小型化功率放大器模块 | |
CN113242024B (zh) | 一种射频功率放大器 | |
CN219533319U (zh) | 一种包络检波芯片的测试装置 | |
CN102710224A (zh) | 多模功率放大器及相应的移动通信设备 | |
WO2022041286A1 (zh) | 一种Doherty功率放大器、印刷电路板及基站 | |
CN116582091B (zh) | 信号放大器 | |
CN105811892B (zh) | 一种移动终端的双供应偏置电路 | |
CN104836533A (zh) | 一种功率放大器及其实现方法 | |
CN1633746A (zh) | 具有直接连接的偏压电路的高频放大器电路 | |
CN206023711U (zh) | 一种c波段功放模块及其测试架 | |
CN207782760U (zh) | 宽带有源功分器及宽带有源功率合成器 | |
CN206850729U (zh) | 超宽带小型固化功率放大器 | |
CN207339798U (zh) | C波段的低噪声放大器 | |
Ghosh et al. | 305-GHz Cascode Power Amplifier Using Capacitive Feedback Fabricated Using SiGe HBT's with f max of 450 GHz | |
CN112838831B (zh) | 一种新型后匹配结构Doherty功率放大器 | |
CN110380691A (zh) | 一种基于Doherty功放的功率放大电路及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |