CN219497342U - 一种电能表掉电数据保存电路 - Google Patents
一种电能表掉电数据保存电路 Download PDFInfo
- Publication number
- CN219497342U CN219497342U CN202320792806.3U CN202320792806U CN219497342U CN 219497342 U CN219497342 U CN 219497342U CN 202320792806 U CN202320792806 U CN 202320792806U CN 219497342 U CN219497342 U CN 219497342U
- Authority
- CN
- China
- Prior art keywords
- power
- data storage
- diode
- channel mos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
本实用新型公开了一种电能表掉电数据保存电路,包括法拉电容C1,所述法拉电容C1用于在掉电状态下向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电;还包括P沟道MOS管V4、RC电路和三极管;所述P沟道MOS管V4用于控制法拉电容C1向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电的电路的通断;所述RC电路包括并联在P沟道MOS管V4的栅极与源极之间的电阻R2和电容C2,用于控制P沟道MOS管V4延迟断开;所述三极管用于根据电源输入端VIN的电压状态控制RC电路的工作状态。本实用新型提供了一种简单的掉电后数据保存方式,降低了掉电数据保存的成本。
Description
技术领域
本实用新型涉及电能表领域,具体涉及一种用于在电能表掉电时完成数据保存的电路。
背景技术
大多数电能表产品有掉电后保存数据并维持时钟工作的要求。如中国南方电网单相智能电能表技术规范书中明确要求:“掉电时应将RAM中需保存的数据保存到非易失性存储器中”,“电能表在标称电压加载10min后,将电能表时钟与标准时间对时,再取出时钟电池且电能表在断电、环境温度为-25℃的情况下静置2天。将时钟电池放回电能表电池仓,电能表上电后,表计时钟与标准时间比较误差不应超过5s”。
目前电能表在没有电池供电的情况下,一般是通过两组法拉电容来临时供电。其中一组法拉电容用于掉电数据存储,另外一组法拉电容维持时钟运行。还可以利用一组大容量的法拉电容同时确保掉电后的数据存储和时钟的运行。但无论采用两组法拉电容,还是采用单组大容量法拉电容,都必须增大电容容量,维持MCU在掉电状态下长时间运行,因此存在成本较高、占用空间大的问题。例如,公布号为CN115220962A的中国发明专利申请公开了一种基于法拉电容MCU掉电数据保存电路和方法,它采用电阻分压配合MCU采样AD值,实时检测电源电压,可程序设定电源阈值,低于阈值的电压即判断为系统异常立即进行数据保存,避免出现电源欠压无法触发系统的掉电判断。该基于法拉电容的MCU掉电数据保存电路和方法,可实现法拉电容续电可控,通过MCU控制法拉电容的续电时间,在完成掉电后的数据保存后,可控制P沟道MOS管关闭,从而断开法拉电容给后端的供电,避免法拉电容持续放电后导致后续芯片欠压异常工作。然而,此控制方式需要在掉电后为MCU长时间供电,否则MCU无法维持对MOS管的控制,导致MOS管状态不确定,将法拉电容的电量快速消耗掉,并使后续芯片在欠压状态下工作。
除此之外,现有技术还提出了其它针对掉电进行数据保存的方案。例如公布号为CN105468127A的中国发明专利申请公开了一种实时数据采集系统及其掉电数据保存电路、方法。在没有掉电时,系统控制模块将实时数据采集系统的采集模块采集的实时数据保存在可移动存储装置中;在掉电时,系统控制模块通过电源切换模块将实时数据采集系统的供电切换到内置有储能电容的储能模块供电。系统控制模块读取掉电时实时时钟模块中的实时时间,将该实时时间作为掉电断点时间数据与所述采集模块在掉电时采集的断点数据一并存储到可移动存储装置中,切断所述采集模块的供电;由此,实现了数据的断电保存。但是,该方式在掉电时刻利用交流掉电检测模块与定时器模块对电源切换模块进行控制,进而在储能模块的帮助下完成掉电后的数据储存,方案设计较为复杂,需要各种逻辑芯片进行监测控制,成本较高。
实用新型内容
本实用新型提出了一种电能表掉电数据保存电路,其目的是:提供一种简单的掉电后数据保存方式,降低掉电数据保存的成本。
本实用新型技术方案如下:
一种电能表掉电数据保存电路,包括法拉电容C1,所述法拉电容C1用于在掉电状态下向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电,还包括P沟道MOS管V4、RC电路和三极管;
所述P沟道MOS管V4用于控制法拉电容C1向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电的电路的通断;
所述RC电路包括并联在P沟道MOS管V4的栅极与源极之间的电阻R2和电容C2,用于控制P沟道MOS管V4延迟断开;
所述三极管用于根据电源输入端VIN的电压状态控制RC电路的工作状态。
作为所述电能表掉电数据保存电路的进一步改进:所述法拉电容C1一端接地、另一端与P沟道MOS管V4的源极相连接;法拉电容C1的另一端还通过电阻R1与二极管V2的负极相连接;二极管V2的正极与电源输入端VIN相连接;
所述电源输入端VIN与二极管V1的正极相连接,二极管V1的负极与数据保存电源端VOUT_MCU相连接、还与二极管V6的正极相连接,所述二极管V6的负极与时钟电源端VOUT_RTC相连接。
作为所述电能表掉电数据保存电路的进一步改进:P沟道MOS管V4的漏极与二极管V3的正极相连接,二极管V3的负极与二极管V1的负极相连接。
作为所述电能表掉电数据保存电路的进一步改进:P沟道MOS管V4的源极还与二极管V7的正极相连接,二极管V7的负极与时钟电源端VOUT_RTC相连接。
作为所述电能表掉电数据保存电路的进一步改进:所述三极管为NPN三极管V5,所述NPN三极管V5的基极通过电阻R4与电源输入端VIN相连接,NPN三极管V5的基极与发射极之间连接有电阻R5,NPN三极管V5的集电极通过电阻R3与P沟道MOS管V4的栅极相连接,NPN三极管V5的发射极接地。
作为所述电能表掉电数据保存电路的进一步改进:所述电阻R2阻值为2MΩ,电容C2的容量为2.2uF。
作为所述电能表掉电数据保存电路的进一步改进:所述电源输入端VIN的电压为6V,法拉电容C1的额定电压为5.5V、容量为1.5F。
相对于现有技术,本实用新型具有以下有益效果:(1)本电路在掉电时通过RC电路控制MOS管维持导通一段时间后关闭,MCU只需要完成保存工作,不需要通过MCU对MOS管进行控制,因此法拉电容无需为MCU长时间供电,小容量电容即可满足短时间的数据保存和后续维持时钟电路运行的需要,同时也无需增加其它芯片和复杂的电路,结构简单,成本低,有效提高能源的有效利用率;(2)通过调整电容R2和C2的参数,可以调整P沟道MOS管V4的关闭时间,可以满足不同场景下的临时供电的需求。
附图说明
图1为本实用新型的电路原理图。
具体实施方式
下面结合附图详细说明本实用新型的技术方案:
如图1,一种电能表掉电数据保存电路,包括法拉电容C1,所述法拉电容C1用于在掉电状态下向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电,还包括P沟道MOS管V4、RC电路和三极管。
其中,所述P沟道MOS管V4用于控制法拉电容C1向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电的电路的通断。所述RC电路包括并联在P沟道MOS管V4的栅极与源极之间的电阻R2和电容C2,用于调整掉电后P沟道MOS管V4的关闭时间,控制P沟道MOS管V4延迟断开。所述三极管用于根据电源输入端VIN的电压状态控制RC电路的工作状态。
具体的:
所述法拉电容C1一端接地、另一端与P沟道MOS管V4的源极相连接;法拉电容C1的另一端还通过电阻R1与二极管V2的负极相连接;二极管V2的正极与电源输入端VIN相连接。
所述电源输入端VIN与二极管V1的正极相连接,二极管V1的负极与数据保存电源端VOUT_MCU相连接、还与二极管V6的正极相连接,所述二极管V6的负极与时钟电源端VOUT_RTC相连接。二极管V1可以阻止数据保存电源端VOUT_MCU对电源输入端VIN放电。二极管V6可以阻止时钟电源端VOUT_RTC对数据保存电源端VOUT_MCU放电。
P沟道MOS管V4的漏极与二极管V3的正极相连接,二极管V3的负极与二极管V1的负极相连接,利用二极管的单相导电性,阻止数据保存电源端VOUT_MCU对时钟电源端VOUT_RTC放电。
P沟道MOS管V4的源极还与二极管V7的正极相连接,二极管V7的负极与时钟电源端VOUT_RTC相连接,阻止时钟电源端VOUT_RTC对数据保存电源端VOUT_MCU放电。
所述三极管为NPN三极管V5。所述NPN三极管V5的基极通过电阻R4与电源输入端VIN相连接,NPN三极管V5的发射极接地。NPN三极管V5的基极与发射极之间连接有电阻R5,用于电源输入端VIN掉电后将NPN三极管V5基极下拉至系统GND。NPN三极管V5的集电极通过电阻R3与P沟道MOS管V4的栅极相连接。
实施例一
如图1所示,VIN为电源输入端,VOUT_MCU为数据保存电源域(数据保存电源端),VOUT_RTC为时钟电源域(时钟电源端)。VOUT_MCU数据保存电源域的系统程序每T秒进行一次周期性数据存储。
上电时,VIN通过电阻R1给法拉电容C1进行充电,法拉电容电压充电接近饱和后,其电压约为VIN电压减去二极管V2正向导通电压。二极管V1导通给VOUT_MCU供电,VOUT_MCU通过二极管V6给VOUT_RTC供电。VIN通过电阻R4给NPN三极管V5提供基极电流使其导通。此时,法拉电容C1上的电压等于电阻R2上的电压、电阻R3上的电压以及NPN三极管V5集电极与发射极之间的电压之和。电阻R2两端的电压促使P沟道MOS管V4导通。
VIN掉电时,NPN三极管V5基极电压被电阻R5下拉至系统GND,NPN三极管V5关闭。设NPN三极管V5关闭时刻计为计时起点(t=0),此时电容C2两端电压为Ut0。由于电容C2两端(P沟道MOS管V4源极与栅极)电压不能突变,且根据KVL定律可得,电容C2两端电压减去电阻R2两端电压等于零:UR2-UC2=0,因此有UR2=UC2=-UGS。再根据P沟道MOS管V4的特性可知,当UGS<VGS时导通(UGS为P沟道MOS管V4的栅极与源极的实际电压,VGS为P沟道MOS管V4的开启电压),因此只有当R2通过C2放电至UGS=VGS时,P沟道MOS管V4才会关闭。将此时计为计时终点t1,此时电容C2上电压计为Ut1。根据一阶RC电路可得到公式:其中Ut0和Ut1为已知量,因此可以通过调整C2以及R2来使P沟道MOS管V4的关闭时间t1满足要求,即确保关闭时间t1大于T秒,从而实现在P沟道MOS管关闭前,法拉电容C1通过P沟道MOS管V4与二极管V3给VOUT_MCU供电用于掉电保存,并通过二极管V7给VOUT_RTC供电用于时钟保持。在P沟道MOS管V4关闭后,法拉电容C1只通过二极管V7给VOUT_RTC供电。
推荐参数如下:
VIN上电电压6V,掉电电压0V;
VOUT_MCU为数据保存电源域,正常工作电压范围为2.7V-5.5V;
VOUT_RTC为时钟电源域,正常工作电压范围为1.0V-5.5V;
VOUT_MCU数据保存电源域的系统程序每T秒进行一次周期性数据存储,T=2秒;
法拉电容C1:5.5V/1.5F;
电容C2:2.2uF;
二极管V1、V2、V3、V6、V7:选用1N4148;
NPN三极管V5:L2SC1623;
P沟道MOS管V4:LSI1013;
电阻R1:10Ω;
电阻R2:2MΩ;
电阻R3:1kΩ;
电阻R4:1kΩ;
电阻R5:10kΩ。
实施实例二:
本实施例中,电路可结合掉电电压检测模块使用,当掉电电压检测模块检测到VIN或VIN的前级电源掉电后,VOUT_MCU数据保存电源域的系统程序再开始对数据进行存储,数据存储所需时间为T秒。本实施例中,上电和掉电过程的工作过程与实施例一相同,设计时,需要通过调整电阻R2和电容C2,使得P沟道MOS管V4在掉电时的关闭时间大于T秒,从而满足掉电存储要求。
Claims (7)
1.一种电能表掉电数据保存电路,包括法拉电容C1,所述法拉电容C1用于在掉电状态下向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电,其特征在于:还包括P沟道MOS管V4、RC电路和三极管;
所述P沟道MOS管V4用于控制法拉电容C1向时钟电源端VOUT_RTC及数据保存电源端VOUT_MCU供电的电路的通断;
所述RC电路包括并联在P沟道MOS管V4的栅极与源极之间的电阻R2和电容C2,用于控制P沟道MOS管V4延迟断开;
所述三极管用于根据电源输入端VIN的电压状态控制RC电路的工作状态。
2.如权利要求1所述的电能表掉电数据保存电路,其特征在于:所述法拉电容C1一端接地、另一端与P沟道MOS管V4的源极相连接;法拉电容C1的另一端还通过电阻R1与二极管V2的负极相连接;二极管V2的正极与电源输入端VIN相连接;
所述电源输入端VIN与二极管V1的正极相连接,二极管V1的负极与数据保存电源端VOUT_MCU相连接、还与二极管V6的正极相连接,所述二极管V6的负极与时钟电源端VOUT_RTC相连接。
3.如权利要求2所述的电能表掉电数据保存电路,其特征在于:P沟道MOS管V4的漏极与二极管V3的正极相连接,二极管V3的负极与二极管V1的负极相连接。
4.如权利要求3所述的电能表掉电数据保存电路,其特征在于:P沟道MOS管V4的源极还与二极管V7的正极相连接,二极管V7的负极与时钟电源端VOUT_RTC相连接。
5.如权利要求4所述的电能表掉电数据保存电路,其特征在于:所述三极管为NPN三极管V5,所述NPN三极管V5的基极通过电阻R4与电源输入端VIN相连接,NPN三极管V5的基极与发射极之间连接有电阻R5,NPN三极管V5的集电极通过电阻R3与P沟道MOS管V4的栅极相连接,NPN三极管V5的发射极接地。
6.如权利要求1至5任一所述的电能表掉电数据保存电路,其特征在于:所述电阻R2阻值为2MΩ,电容C2的容量为2.2uF。
7.如权利要求1至5任一所述的电能表掉电数据保存电路,其特征在于:所述电源输入端VIN的电压为6V,法拉电容C1的额定电压为5.5V、容量为1.5F。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320792806.3U CN219497342U (zh) | 2023-04-06 | 2023-04-06 | 一种电能表掉电数据保存电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320792806.3U CN219497342U (zh) | 2023-04-06 | 2023-04-06 | 一种电能表掉电数据保存电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219497342U true CN219497342U (zh) | 2023-08-08 |
Family
ID=87484750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320792806.3U Active CN219497342U (zh) | 2023-04-06 | 2023-04-06 | 一种电能表掉电数据保存电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219497342U (zh) |
-
2023
- 2023-04-06 CN CN202320792806.3U patent/CN219497342U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109597701A (zh) | 一种通信模块自动重启的装置 | |
CN201656777U (zh) | 电源管理电路及使用其的电子设备 | |
CN103138376A (zh) | 电源切换电路及其电源切换方法 | |
CN109004818B (zh) | 本质安全型直流容性负载缓启动装置 | |
CN111969577A (zh) | 一种车用低功耗反接保护电路及其控制方法 | |
CN208508789U (zh) | 一种小型化低功耗开关电源启动电路 | |
CN211556973U (zh) | 一种电池备份管理电路 | |
CN219497342U (zh) | 一种电能表掉电数据保存电路 | |
CN108808841B (zh) | 一种电源切换系统及智能电能表 | |
CN217335186U (zh) | 一种双电源自动切换电路及双电源供电电路 | |
CN107425599B (zh) | 用于电源补偿器的浪涌保护电路 | |
CN215681904U (zh) | 电源切换电路及医疗设备 | |
CN115951603A (zh) | 一种mcu主控芯片电路板 | |
CN111525542B (zh) | 一种智能电能表安全保存数据的供电方法 | |
CN114665697A (zh) | 飞跨电容预充电路及三电平变换器 | |
CN111082546B (zh) | 低功率启动并有电压监视功能的数控能量收集管理电路 | |
CN209982166U (zh) | 一种高效率计量仪表电源供电电路 | |
CN113922484A (zh) | 一种用于Wi-SUN网络掉电上报的系统及方法 | |
CN221151363U (zh) | 通信模块电路、掉电上报系统及设备 | |
CN219041470U (zh) | 一种用于hplc停电上报技术的滞回式电源切换电路 | |
CN219372057U (zh) | 一种太阳能控制系统 | |
CN216530648U (zh) | 一种基于fm33g0单片机电池低功耗电池放电管理系统 | |
CN113162190B (zh) | 基于0z8952芯片的锂电池组控制电路及方法 | |
CN219740035U (zh) | 一种备用电源控制电路 | |
CN221326997U (zh) | 一种5g基站通讯设备的加热电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |