CN219459031U - 带通滤波器电路、带通滤波器芯片以及射频前端模组 - Google Patents

带通滤波器电路、带通滤波器芯片以及射频前端模组 Download PDF

Info

Publication number
CN219459031U
CN219459031U CN202320425855.3U CN202320425855U CN219459031U CN 219459031 U CN219459031 U CN 219459031U CN 202320425855 U CN202320425855 U CN 202320425855U CN 219459031 U CN219459031 U CN 219459031U
Authority
CN
China
Prior art keywords
parallel
series
capacitor
band
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320425855.3U
Other languages
English (en)
Inventor
余聪
盛潮云
赵坤丽
孙博文
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Memsonics Technologies Co Ltd
Original Assignee
Wuhan Memsonics Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Memsonics Technologies Co Ltd filed Critical Wuhan Memsonics Technologies Co Ltd
Priority to CN202320425855.3U priority Critical patent/CN219459031U/zh
Application granted granted Critical
Publication of CN219459031U publication Critical patent/CN219459031U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Filters And Equalizers (AREA)

Abstract

本申请提供了一种带通滤波器电路、带通滤波器芯片以及射频前端模组。该带通滤波器电路包括串联电路、第一并联电路、第二并联电路以及第三并联电路，其中，串联电路包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；第一并联电路包括串联的第一并联可重构电容和第一并联谐振器；第二并联电路包括串联的第二并联可重构电容和第二并联谐振器；第三并联电路包括串联的第三并联可重构电容和第三并联谐振器。该电路解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。

Description

带通滤波器电路、带通滤波器芯片以及射频前端模组
技术领域
本申请涉及无线通信系统领域，具体而言，涉及一种带通滤波器电路、带通滤波器芯片以及射频前端模组。
背景技术
射频前端模组作为5G移动通信技术的重要部分，主要是对射频信号进行过滤和功率放大，在复杂的使用环境中为了避免不同频率的信号产生相互干扰，要求射频前端的阻带越宽越好，阻带抑制度越高越好，这样就能最大程度减小来自其他各个频段的信号干扰。而不同终端的不同频段的带外抑制会根据使用场景和地区的不同有所差别，根据不同终端需求确定的带外抑制零点位置，会导致N个终端会有N种带外抑制需求。带通滤波器是射频前端最大、最重要的部件之一，在技术更新和市场布局上都面向着更高的要求标准。
因此，亟需一种能够实现不同终端对不同频段的带外抑制需求的带通滤波器电路。
实用新型内容
本申请的主要目的在于提供一种带通滤波器电路、带通滤波器芯片以及射频前端模组，以解决现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种带通滤波器电路，包括串联电路、第一并联电路、第二并联电路以及第三并联电路，其中，所述串联电路包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，所述串联电路的一端用于接收输入信号，另一端用于输出经所述带通滤波器电路处理后处于频带范围的信号，所述第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，所述第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；所述第一并联电路包括串联的第一并联可重构电容和第一并联谐振器，所述第一并联可重构电容的一端与第一支路电连接，所述第一并联电路通过调节第一并联可重构电容调整第一传输零点的位置，所述第一并联谐振器的一端接地，所述第一支路为所述第一串联谐振器与第一耦合电容之间的连接支路；所述第二并联电路包括串联的第二并联可重构电容和第二并联谐振器，所述第二并联可重构电容的一端与第二支路电连接，所述第二并联电路通过调节第二并联可重构电容调整第二传输零点的位置，所述第二并联谐振器的一端接地，所述第二支路为所述第一耦合电容与第二耦合电容之间的连接支路；所述第三并联电路包括串联的第三并联可重构电容和第三并联谐振器，所述第三并联可重构电容的一端与第三支路电连接，所述第三并联电路通过调节第三并联可重构电容调整第三传输零点的位置，所述第三并联谐振器的一端接地，所述第三支路为所述第二耦合电容与第二串联谐振器之间的连接支路。
进一步地，所述第一并联谐振器包括并联的第一并联电感和第一并联电容，所述第二并联谐振器包括并联的第二并联电感和第二并联电容，所述第三并联谐振器包括并联的第三并联电感和第三并联电容。
进一步地，所述第一串联可重构电容、所述第二串联可重构电容、所述第一并联可重构电容、所述第二并联可重构电容以及所述第三并联可重构电容均包括变容管组和开关电容阵列，其中，所述变容管组包括两个变容管结构，一个所述变容管结构包括串联的MOS(Metal-Oxide Semiconductor，金属-氧化物半导体)管可变电容和电阻，两个所述变容管结构的所述MOS管可变电容的栅极电连接，且所述栅极用于与电源电压端电连接，所述MOS管可变电容的所述栅极的电压用于调节可重构电容的电容值；所述开关电容阵列与所述变容管组并联，所述开关电容阵列包括多个并联的开关结构，一个所述开关结构包括串联的开关和电容。
进一步地，所述开关结构中的所述开关为MOS管，所述MOS管的栅极用于与所述电源电压端电连接，在所述MOS管的栅极电压小于预定值的情况下，所述开关电容阵列关断，在所述MOS管的栅极电压大于所述预定值的情况下，所述开关电容阵列开启。
进一步地，所述开关结构中的所述电容为MIM(Metal-Insulator-Metal，金属-绝缘体-金属)电容。
进一步地，所述开关结构中的所述电容的Q值范围为400～1000。
进一步地，所述开关结构的数量大于或等于2。
进一步地，所述串联电感为平面螺旋电感。
根据本申请的另一方面，提供了一种带通滤波器芯片，包括基底层、带通滤波器电路、信号输入端口以及信号输出端口，其中，所述带通滤波器电路位于所述基底层的部分表面上，所述带通滤波器电路包括任一种所述的带通滤波器电路；所述信号输入端口位于所述基底层的部分表面上，所述信号输入端口与所述带通滤波器电路的第一串联电路的一端电连接，所述信号输入端口用于接收输入信号；所述信号输出端口位于所述基底层的部分表面上，所述信号输出端口与所述带通滤波器电路的所述第一串联电路的另一端电连接，所述信号输出端口用于输出经所述带通滤波器电路处理后处于频带范围的信号。
根据本申请的又一方面，提供了一种射频前端模组，包括带通滤波器芯片、第一开关器件、低噪声放大器、第二开关器件以及开关数字控制器，其中，所述带通滤波器芯片包括所述的带通滤波器芯片；所述第一开关器件的输入端用于输入天线信号，所述第一开关器件的第一输出端与所述带通滤波器芯片的信号输入端口电连接，所述第一开关器件的第二输出端用于接收射频信号；所述低噪声放大器的输入端与所述带通滤波器芯片的信号输出端口电连接；所述第二开关器件的第一输入端与所述低噪声放大器的输出端电连接，所述第二开关器件的第二输入端用于接收射频信号，所述第二开关器件的输出端用于输出经所述带通滤波器芯片以及所述低噪声放大器处理后的信号；所述开关数字控制器分别与所述第一开关器件、所述第二开关器件以及所述低噪声放大器电连接。
应用本申请的技术方案，所述带通滤波器电路，包括串联电路、第一并联电路、第二并联电路以及第三并联电路，其中，所述串联电路包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，所述串联电路的一端用于接收输入信号，另一端用于输出经所述带通滤波器电路处理后处于频带范围的信号，所述第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，所述第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；所述第一并联电路包括串联的第一并联可重构电容和第一并联谐振器，所述第一并联可重构电容的一端与第一支路电连接，所述第一并联电路通过调节第一并联可重构电容调整第一传输零点的位置，所述第一并联谐振器的一端接地，所述第一支路为所述第一串联谐振器与第一耦合电容之间的连接支路；所述第二并联电路包括串联的第二并联可重构电容和第二并联谐振器，所述第二并联可重构电容的一端与第二支路电连接，所述第二并联电路通过调节第二并联可重构电容调整第二传输零点的位置，所述第二并联谐振器的一端接地，所述第二支路为所述第一耦合电容与第二耦合电容之间的连接支路；所述第三并联电路包括串联的第三并联可重构电容和第三并联谐振器，所述第三并联可重构电容的一端与第三支路电连接，所述第三并联电路通过调节第三并联可重构电容调整第三传输零点的位置，所述第三并联谐振器的一端接地，所述第三支路为所述第二耦合电容与第二串联谐振器之间的连接支路。该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种实施例的带通滤波器电路的示意图；
图2示出了根据本申请的一种实施例的不同电容值的仿真曲线示意图；
图3示出了根据本申请的另一种实施例的不同电容值的仿真曲线示意图；
图4示出了根据本申请的一种实施例的可重构电容的结构示意图；
图5示出了根据本申请的一种实施例的栅源电容随栅源电压变化的曲线；
图6示出了根据本申请的一种实施例的可调电容与随电容值变化电阻的串联模型示意图；
图7示出了根据本申请的一种实施例的电容的Q值随栅源电压的变化曲线；
图8示出了根据本申请的一种实施例的射频前端模组的示意图。
其中，上述附图包括以下附图标记：
10、串联电路；11、第一并联电路；12、第二并联电路；13、第三并联电路；101、第一串联谐振器；102、第二串联谐振器；111、第一并联谐振器；121、第二并联谐振器；131、第三并联谐振器；201、变容管组；202、开关电容阵列；211、变容管结构；221、开关结构；301、第一开关器件；302、第二开关器件；303、低噪声放大器；304、开关数字控制器。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求，为了解决如上的问题，本申请提出了一种带通滤波器电路、带通滤波器芯片以及射频前端模组。
本申请的一种典型实施例中，提供了一种带通滤波器电路，如图1所示，包括串联电路10、第一并联电路11、第二并联电路12以及第三并联电路13，其中，上述串联电路10包括依次串联的第一串联谐振器101、第一耦合电容C4、第二耦合电容C7以及第二串联谐振器102，上述串联电路10的一端用于接收输入信号，另一端用于输出经上述带通滤波器电路处理后处于频带范围的信号，上述第一串联谐振器101包括并联的第一串联电感L1和第一串联可重构电容C1，上述第二串联谐振器102包括并联的第二串联电感L5和第二串联可重构电容C10；上述第一并联电路11包括串联的第一并联可重构电容C2和第一并联谐振器111，上述第一并联可重构电容C2的一端与第一支路电连接，上述第一并联电路11通过调节第一并联可重构电容C2调整第一传输零点的位置，上述第一并联谐振器111的一端接地，上述第一支路为上述第一串联谐振器101与第一耦合电容C4之间的连接支路；上述第二并联电路12包括串联的第二并联可重构电容C5和第二并联谐振器121，上述第二并联可重构电容C5的一端与第二支路电连接，上述第二并联电路12通过调节第二并联可重构电容C5调整第二传输零点的位置，上述第二并联谐振器121的一端接地，上述第二支路为上述第一耦合电容C4与第二耦合电容C7之间的连接支路；上述第三并联电路13包括串联的第三并联可重构电容C8和第三并联谐振器131，上述第三并联可重构电容C8的一端与第三支路电连接，上述第三并联电路13通过调节第三并联可重构电容C8调整第三传输零点的位置，上述第三并联谐振器131的一端接地，上述第三支路为上述第二耦合电容C7与第二串联谐振器102之间的连接支路。
上述带通滤波器电路，包括串联电路、第一并联电路、第二并联电路以及第三并联电路，其中，上述串联电路包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，上述串联电路的一端用于接收输入信号，另一端用于输出经上述带通滤波器电路处理后处于频带范围的信号，上述第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，上述第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；上述第一并联电路包括串联的第一并联可重构电容和第一并联谐振器，上述第一并联可重构电容的一端与第一支路电连接，上述第一并联电路通过调节第一并联可重构电容调整第一传输零点的位置，上述第一并联谐振器的一端接地，上述第一支路为上述第一串联谐振器与第一耦合电容之间的连接支路；上述第二并联电路包括串联的第二并联可重构电容和第二并联谐振器，上述第二并联可重构电容的一端与第二支路电连接，上述第二并联电路通过调节第二并联可重构电容调整第二传输零点的位置，上述第二并联谐振器的一端接地，上述第二支路为上述第一耦合电容与第二耦合电容之间的连接支路；上述第三并联电路包括串联的第三并联可重构电容和第三并联谐振器，上述第三并联可重构电容的一端与第三支路电连接，上述第三并联电路通过调节第三并联可重构电容调整第三传输零点的位置，上述第三并联谐振器的一端接地，上述第三支路为上述第二耦合电容与第二串联谐振器之间的连接支路。该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
具体地，通过调节第一串联可重构电容C1可调整滤波器高频处带外第一传输零点的位置，通过调节第二串联可重构电容C10可调整滤波器高频处带外第二传输零点的位置，通过调节第一并联可重构电容C2可调整滤波器低频处带外第一传输零点的位置，通过调节第二并联可重构电容C5可调整滤波器低频处带外第二传输零点的位置，通过调节第三并联可重构电容C8可调整滤波器低频处带外第三传输零点的位置，上述第一耦合电容C4和第二耦合电容C7会带来通带两侧的抑制增加以及带内插损优化的功能。
为了调整带通滤波器的加载相位，使其满足基本的切比雪夫滤波函数，如图1所示，本申请的一种实施例中，上述第一并联谐振器111包括并联的第一并联电感L2和第一并联电容C3，上述第二并联谐振器121包括并联的第二并联电感L3和第二并联电容C6，上述第三并联谐振器131包括并联的第三并联电感L4和第三并联电容C9。
实际应用中，如图2所示，在滤波器(如N77滤波器)电路中其他参数不改变的条件下，通过调节第二并联可重构电容C5的电容值，可以得到不同电容值的仿真曲线示意图，从图2中可以看出，随之电容值的改变，低频处第二传输零点的位置随着改变，第二传输零点的位置分别在1.986GHz(m1)、2.120GHz(m2)、2.297GHz(m3)，同样的，通过调节可重构电容第一并联可重构电容C2和第三并联可重构电容C8的电容值可以改变低频处另外两个带外抑制零点的位置，从而满足不同终端对带外抑制提出的不同需求。如图3所示，在滤波器(如N77滤波器)电路中其他参数不改变的条件下，通过调节第一串联可重构电容C1的电容值，可以得到不同电容值的仿真曲线示意图，从图3中可以看出，随之电容值的改变，高频处第一传输零点的位置随着改变，第一传输零点的位置分别在5.076GHz(m1)、5.203GHz(m2)、5.346GHz(m3)，同样的，通过调节第二串联可重构电容C10的电容值可以改变高频处另一个带外抑制零点的位置，从而满足不同终端对带外抑制提出的不同需求。
本申请的另一种实施例中，上述第一串联可重构电容、上述第二串联可重构电容、上述第一并联可重构电容、上述第二并联可重构电容以及上述第三并联可重构电容均包括变容管组201和开关电容阵列202，如图4所示，其中，上述变容管组201包括两个变容管结构211，一个上述变容管结构包括串联的MOS管可变电容和电阻，两个上述变容管结构的上述MOS管可变电容的栅极电连接，且上述栅极用于与电源电压端电连接，上述MOS管可变电容的上述栅极的电压用于调节可重构电容的电容值；上述开关电容阵列202与上述变容管组201并联，上述开关电容阵列202包括多个并联的开关结构221，一个上述开关结构包括串联的开关和电容。通过在变容管组两侧并联开关电容阵列，可保证所使用的变容管具有较高的Q值，增大整体的等效电容调节范围，从而可以实现零点重构。
具体地，传统意义上的变容二极管本质上是一个电压控制的电容，在设计中需要考虑两个因素：电容的调节范围；受寄生电阻影响的品质因数。受限于射频IC的工艺，现在的设计中更多的是利用MOS管来代替传统的PN结，普通的MOSFET表现为受栅极电压控制的电容，但栅极电容随着栅源电压VGS的变化是非单调性的，这给设计带来了很大的困难。将NMOS晶体管置于n阱中，当栅极电压VG＜源极电压VS，n阱中的电子被排斥进而远离表面，形成耗尽层，在这种情况下，等效电容由氧化层和耗尽层电容串联形成，呈现为一个小电容。随着VG超过VS，n+源极和漏极的电子被吸引至接触面，进而形成沟道。此时电容由于耗尽层电容消失而等效为氧化层电容，表现为图5的栅源电容随栅源电压变化的曲线，Cmin和Cmax为可变电容的最小和最大调节范围，包括了栅源和栅漏的交叠电容。品质因数是衡量电容好坏的一个重要指标，而源极和漏极间的电阻是决定变容管的Q值高低的关键因素，其和电容在源极和漏极间的分布结构可以等效为一个可调电容与随电容值变化电阻的串联模型，如图6所示。从MOS管理论可知随着电容从Cmin逐渐增大至Cmax，电阻的减小速度会低于电容，根据电容的Q值计算公式Q＝1/(RCω)可知此时电容的Q值是在逐渐减小的，电容的Q值随栅源电压的变化曲线如图7所示。因此，为了保证所使用的变容管具有较高的Q值，必须将栅源电压VGS的调节范围限定在较低的数值，进而限制了变容管的调节范围。而在变容管两侧并联开关阵列则可以解决上述问题，可增大整体的等效电容调节范围。
为了进一步提高整体等效电容的调节范围，本申请的又一种实施例中，上述开关结构中的上述开关为MOS管，上述MOS管的栅极用于与上述电源电压端电连接，在上述MOS管的栅极电压小于预定值的情况下，上述开关电容阵列关断，在上述MOS管的栅极电压大于上述预定值的情况下，上述开关电容阵列开启。
本申请的再一种实施例中，上述开关结构中的上述电容为MIM电容。MIM电容具有高的品质因数，电容值也不随两端的电压变化而变化。通过改变固定MIM电容面积可有效改变其电容值。
为了使得电容具有较高的品质因数，本申请的另一种实施例中，上述开关结构中的上述电容的Q值范围为400～1000。
本申请的又一种实施例中，上述开关结构的数量大于或等于2。开关结构的数量的值取决于带通滤波器电路频率输出范围，带通滤波器电路的调谐增益以及芯片面积，本实施例优选n的取值范围是2～6。
本申请的再一种实施例中，上述串联电感为平面螺旋电感。本申请实施例中的平面螺旋电感由平面上的金属导体微带线连接而成，对连接点及连接形状不做限定。
本申请的另一种典型实施例中，提供了一种带通滤波器芯片，包括基底层、带通滤波器电路、信号输入端口以及信号输出端口，其中，上述带通滤波器电路位于上述基底层的部分表面上，上述带通滤波器电路包括任一种上述的带通滤波器电路；上述信号输入端口位于上述基底层的部分表面上，上述信号输入端口与上述带通滤波器电路的第一串联电路的一端电连接，上述信号输入端口用于接收输入信号；上述信号输出端口位于上述基底层的部分表面上，上述信号输出端口与上述带通滤波器电路的上述第一串联电路的另一端电连接，上述信号输出端口用于输出经上述带通滤波器电路处理后处于频带范围的信号。
上述带通滤波器芯片，包括上述带通滤波器电路，该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
本申请的再一种典型实施例中，提供了一种射频前端模组，如图8所示，包括带通滤波器芯片、第一开关器件301、低噪声放大器303、第二开关器件302以及开关数字控制器304，其中，上述带通滤波器芯片包括上述的带通滤波器芯片；上述第一开关器件301的输入端用于输入天线信号，上述第一开关器件301的第一输出端与上述带通滤波器芯片的信号输入端口电连接，上述第一开关器件301的第二输出端用于接收射频信号；上述低噪声放大器303的输入端与上述带通滤波器芯片的信号输出端口电连接；上述第二开关器件302的第一输入端与上述低噪声放大器303的输出端电连接，上述第二开关器件302的第二输入端用于接收射频信号，上述第二开关器件302的输出端用于输出经上述带通滤波器芯片以及上述低噪声放大器处理后的信号；上述开关数字控制器304分别与上述第一开关器件301、上述第二开关器件302以及上述低噪声放大器303电连接。
上述射频前端模组，包括上述带通滤波器芯片，上述带通滤波器芯片包括上述带通滤波器电路，该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
实际应用中，带通滤波器芯片可以是N77/N79滤波器(工作于3.3GHz到4.2GHz频段或4.4GHz到5GHz频段)、N77/N79LNA(工作于3.3GHz到4.2GHz频段或4.4GHz到5GHz频段)，如图8所示，天线输入口ANT与第一开关器件301连接，第一开关器件301与N77/N79滤波器连接，N77/N79滤波器与低噪声放大器303连接，低噪声放大器303与第二开关器件302连接，第一开关器件301与射频接口TX连接，第二开关器件302与射频接口SRS_BYP连接，第一开关器件301、第二开关器件302以及低噪声放大器303与开关数字控制器304连接。第一开关器件301的输入端既可以是天线端ANT，也可以是射频信号发射端TX。具体地，N77/N79频段零点可重构的射频前端模组既可以工作于RX(Receive，接收)模式，也可以工作于TX(Transmit，发送)模式和旁路模式。当工作于RX模式时，N77/N79滤波器对射频信号进行频带选择，再经过低噪声放大器对射频信号放大，再将放大后的射频信号经过第二开关器件302后从射频接口RF_OUT端口输出。当工作模式于TX模式时，第一开关器件301的输入端是射频信号发射端。当工作模式于旁路模式时，第二开关器件302的输入端是射频信号的输入端。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述带通滤波器电路，包括串联电路、第一并联电路、第二并联电路以及第三并联电路，其中，上述串联电路包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，上述串联电路的一端用于接收输入信号，另一端用于输出经上述带通滤波器电路处理后处于频带范围的信号，上述第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，上述第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；上述第一并联电路包括串联的第一并联可重构电容和第一并联谐振器，上述第一并联可重构电容的一端与第一支路电连接，上述第一并联电路通过调节第一并联可重构电容调整第一传输零点的位置，上述第一并联谐振器的一端接地，上述第一支路为上述第一串联谐振器与第一耦合电容之间的连接支路；上述第二并联电路包括串联的第二并联可重构电容和第二并联谐振器，上述第二并联可重构电容的一端与第二支路电连接，上述第二并联电路通过调节第二并联可重构电容调整第二传输零点的位置，上述第二并联谐振器的一端接地，上述第二支路为上述第一耦合电容与第二耦合电容之间的连接支路；上述第三并联电路包括串联的第三并联可重构电容和第三并联谐振器，上述第三并联可重构电容的一端与第三支路电连接，上述第三并联电路通过调节第三并联可重构电容调整第三传输零点的位置，上述第三并联谐振器的一端接地，上述第三支路为上述第二耦合电容与第二串联谐振器之间的连接支路。该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
2)、本申请的上述带通滤波器芯片，包括上述带通滤波器电路，该带通滤波器电路通过调节第一并联可重构电容、第二并联可重构电容和第三可重构电容改变低频处带外抑制零点位置，第一串联可重构电容和第二串联可重构电容调节高频住带外抑制零点位置，从而满足不同终端对带外抑制的不同需求，进而解决了现有技术中带通滤波器电路无法实现不同终端对带外抑制的不同需求的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种带通滤波器电路，其特征在于，包括：
串联电路，包括依次串联的第一串联谐振器、第一耦合电容、第二耦合电容以及第二串联谐振器，所述串联电路的一端用于接收输入信号，另一端用于输出经所述带通滤波器电路处理后处于频带范围的信号，所述第一串联谐振器包括并联的第一串联电感和第一串联可重构电容，所述第二串联谐振器包括并联的第二串联电感和第二串联可重构电容；
第一并联电路，第一并联电路包括串联的第一并联可重构电容和第一并联谐振器，所述第一并联可重构电容的一端与第一支路电连接，所述第一并联电路通过调节第一并联可重构电容调整第一传输零点的位置，所述第一并联谐振器的一端接地，所述第一支路为所述第一串联谐振器与第一耦合电容之间的连接支路；
第二并联电路，第二并联电路包括串联的第二并联可重构电容和第二并联谐振器，所述第二并联可重构电容的一端与第二支路电连接，所述第二并联电路通过调节第二并联可重构电容调整第二传输零点的位置，所述第二并联谐振器的一端接地，所述第二支路为所述第一耦合电容与第二耦合电容之间的连接支路；
第三并联电路，第三并联电路包括串联的第三并联可重构电容和第三并联谐振器，所述第三并联可重构电容的一端与第三支路电连接，所述第三并联电路通过调节第三并联可重构电容调整第三传输零点的位置，所述第三并联谐振器的一端接地，所述第三支路为所述第二耦合电容与第二串联谐振器之间的连接支路。
2.根据权利要求1所述的带通滤波器电路，其特征在于，所述第一并联谐振器包括并联的第一并联电感和第一并联电容，所述第二并联谐振器包括并联的第二并联电感和第二并联电容，所述第三并联谐振器包括并联的第三并联电感和第三并联电容。
3.根据权利要求1所述的带通滤波器电路，其特征在于，所述第一串联可重构电容、所述第二串联可重构电容、所述第一并联可重构电容、所述第二并联可重构电容以及所述第三并联可重构电容均包括：
变容管组，包括两个变容管结构，一个所述变容管结构包括串联的MOS管可变电容和电阻，两个所述变容管结构的所述MOS管可变电容的栅极电连接，且所述栅极用于与电源电压端电连接，所述MOS管可变电容的所述栅极的电压用于调节可重构电容的电容值；
开关电容阵列，与所述变容管组并联，所述开关电容阵列包括多个并联的开关结构，一个所述开关结构包括串联的开关和电容。
4.根据权利要求3所述的带通滤波器电路，其特征在于，所述开关结构中的所述开关为MOS管，所述MOS管的栅极用于与所述电源电压端电连接，在所述MOS管的栅极电压小于预定值的情况下，所述开关电容阵列关断，在所述MOS管的栅极电压大于所述预定值的情况下，所述开关电容阵列开启。
5.根据权利要求3所述的带通滤波器电路，其特征在于，所述开关结构中的所述电容为MIM电容。
6.根据权利要求3所述的带通滤波器电路，其特征在于，所述开关结构中的所述电容的Q值范围为400～1000。
7.根据权利要求3所述的带通滤波器电路，其特征在于，所述开关结构的数量大于或等于2。
8.根据权利要求1至7中任一项所述的带通滤波器电路，其特征在于，所述串联电感为平面螺旋电感。
9.一种带通滤波器芯片，其特征在于，包括：
基底层；
带通滤波器电路，位于所述基底层的部分表面上，所述带通滤波器电路包括权利要求1至8中任一项所述的带通滤波器电路；
信号输入端口，位于所述基底层上的部分表面，所述信号输入端口与所述带通滤波器电路的第一串联电路的一端电连接，所述信号输入端口用于接收输入信号；
信号输出端口，位于所述基底层上的部分表面，所述信号输出端口与所述带通滤波器电路的所述第一串联电路的另一端电连接，所述信号输出端口用于输出经所述带通滤波器电路处理后处于频带范围的信号。
10.一种射频前端模组，其特征在于，包括：
带通滤波器芯片，包括权利要求9所述的带通滤波器芯片；
第一开关器件，所述第一开关器件的输入端用于输入天线信号，所述第一开关器件的第一输出端与所述带通滤波器芯片的信号输入端口电连接，所述第一开关器件的第二输出端用于接收射频信号；
低噪声放大器，所述低噪声放大器的输入端与所述带通滤波器芯片的信号输出端口电连接；
第二开关器件，所述第二开关器件的第一输入端与所述低噪声放大器的输出端电连接，所述第二开关器件的第二输入端用于接收射频信号，所述第二开关器件的输出端用于输出经所述带通滤波器芯片以及所述低噪声放大器处理后的信号；
开关数字控制器，分别与所述第一开关器件、所述第二开关器件以及所述低噪声放大器电连接。
CN202320425855.3U 2023-03-07 2023-03-07 带通滤波器电路、带通滤波器芯片以及射频前端模组 Active CN219459031U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320425855.3U CN219459031U (zh) 2023-03-07 2023-03-07 带通滤波器电路、带通滤波器芯片以及射频前端模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320425855.3U CN219459031U (zh) 2023-03-07 2023-03-07 带通滤波器电路、带通滤波器芯片以及射频前端模组

Publications (1)

Publication Number Publication Date
CN219459031U true CN219459031U (zh) 2023-08-01

Family

ID=87413373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320425855.3U Active CN219459031U (zh) 2023-03-07 2023-03-07 带通滤波器电路、带通滤波器芯片以及射频前端模组

Country Status (1)

Country Link
CN (1) CN219459031U (zh)

Similar Documents

Publication Publication Date Title
US11923322B2 (en) Integrated tunable filter architecture
US9960747B2 (en) Integrated filter and directional coupler assemblies
CN111259612B (zh) 基于半集总拓扑的可重构带通滤波器芯片及其设计方法
Ko et al. A 1.4–2.3-GHz tunable diplexer based on reconfigurable matching networks
US20040224649A1 (en) Electronically tunable power amplifier tuner
CN111130466A (zh) 一种频率可调的宽带低噪声放大器
US10340876B2 (en) Tunable and integrated impedance matching and filter circuit
CN219459031U (zh) 带通滤波器电路、带通滤波器芯片以及射频前端模组
CN116015242A (zh) 基于ipd技术的nb系统无源芯片电路及芯片模组
CN112583373B (zh) 一种具有频率相关复数源和负载的带通滤波器芯片
CN114553167A (zh) 一种跳频滤波器及其耦合电路
Li et al. Reconfigurable GaAs Bandpass Filters Using Cascading of Lowpass and Highpass Filters
CN113992185A (zh) 一种超宽带薄膜体声波滤波器电路
KR101699375B1 (ko) 다중 주파수대역을 지원하는 정합회로
CN112865735A (zh) 一种基于pin开关的可重构双波段功率放大器及其控制方法
Halkhams et al. A Selective Active Filter for the 5G in the mm-Wave Band in pHEMT Technology
CN219659679U (zh) 低噪声放大器及其输入匹配电路、射频模组、射频芯片
CN117996391A (zh) 一种基于分布式放大结构的有源滤波可调功分器
CN117595833B (zh) 功率分配器及电子设备
CN116707489B (zh) 一种高集成度小型化宽幅阻抗调谐器
Liao et al. Reconfigurable Comb-line Filters with 8-10.4 GHz Center Frequency by Using GaAs pHEMT Technology
US20220415789A1 (en) Differential tuned inductor devices and methods thereof
Yamao et al. SHF-Band Compact 3-bit Reconfigurable BPF Employing pHEMT Switched Capacitor Array IC
Sanga et al. Design of Integrated Wideband Passive Band-pass Filter for WiMAX, WLAN and 5G Communication Systems using 180 nm Technology
Lin et al. 400–560 MHz Tunable 2-Pole RF MEMS Bandpass Filter with Improved Stopband Rejection

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant