CN219420568U - 一种基于分立元件实现低功耗快速下电的电路 - Google Patents

Abstract

本实用新型提供一种基于分立元件实现低功耗快速下电的电路，包括：第一P型MOS管的源极与第一电阻的一端、主板输电端连接，栅极与第一电阻的另一端连接，漏极与电源供给端连接，第一P型MOS管具有寄生二极管；第二P型MOS管的源极与泄放电阻的一端连接，栅极与第二电阻的一端、电源供给端连接，漏极与第二电阻的另一端均接地；NPN型三极管的集电极与第一电阻的另一端连接，基极与第三电阻的一端连接，发射极接地；稳压二极管的负极与电源供给端连接，正极与第三电阻的另一端连接；泄放电阻的另一端与主板输电端连接。本实用新型的优点在于：使用MOS管、三极管等分立元件实现产品的低功耗快速下电；无需单片机或控制信号也能使主板快速下电。

Description

一种基于分立元件实现低功耗快速下电的电路

技术领域

本实用新型涉及电子产品供电电路，具体地涉及一种基于分立元件实现低功耗快速下电的电路。

背景技术

为了满足电子产品的需求，在主板端具有一定量的储能滤波电容，保证了主板工作的稳定性。当主板下电时，因为电容的存在，导致下电过程较缓慢。缓慢的下电会导致主板部分器件或电路还处于工作之中，此时在未完全下电的情况再上电，可能会导致电路不能正常复位启动，出现电路模块工作异常或无法开机等异常情况。

公告号CN212969439U的实用新型专利文献公开了一种使芯片待机快速下电的低功耗电路，此专利文献是引入控制信号进行电路快速下电；此专利文献的技术方案存在的缺点是控制信号参与电路快速下电，由单片机等器件产生控制信号，由于增加了控制信号故增加了单片机的软件开发工作量，另外对于非主观掉电，软件较难判断是否需要进行快速下电操作，单片机参与下电使电路变得复杂。

因此，如何无需单片机或控制信号也能使主板快速下电，是本领域亟待解决的一个技术问题。

实用新型内容

本实用新型要解决的技术问题，在于提供一种基于分立元件实现低功耗快速下电的电路，无需单片机或控制信号也能使主板快速下电。

本实用新型是这样实现的：一种基于分立元件实现低功耗快速下电的电路，包括：

第一P型MOS管、第二P型MOS管、NPN型三极管、稳压二极管、第一电阻、第二电阻、第三电阻、泄放电阻、电源供给端与主板输电端；

所述第一P型MOS管的源极与所述第一电阻的一端、所述主板输电端连接，栅极与所述第一电阻的另一端连接，漏极与所述电源供给端连接，所述第一P型MOS管具有寄生二极管；

所述第二P型MOS管的源极与所述泄放电阻的一端连接，栅极与所述第二电阻的一端、所述电源供给端连接，漏极与所述第二电阻的另一端均接地；

所述NPN型三极管的集电极与所述第一电阻的另一端连接，基极与所述第三电阻的一端连接，发射极接地；

所述稳压二极管的负极与所述电源供给端连接，正极与所述第三电阻的另一端连接；

所述泄放电阻的另一端与所述主板输电端连接。

进一步地，还包括：

主板，包括等效总负载与等效总电容，所述等效总负载的一端与所述等效总电容的一端均与所述主板输电端连接，所述等效总电容的另一端与所述等效总负载的另一端均接地。

进一步地，所述主板还包括第一接插件，所述等效总负载的一端与所述等效总电容的一端均与所述第一接插件连接；

所述主板输电端是第二接插件，所述第二接插件与所述第一接插件是插拔式连接。

进一步地，所述泄放电阻是可调电阻器。

进一步地，还包括：发光二极管，所述发光二极管与所述泄放电阻串联。

进一步地，还包括：适配器，所述适配器与所述电源供给端连接。

进一步地，还包括：电源装置与开关，所述电源装置的正极通过所述开关与所述电源供给端连接，所述电源装置的负极接地。

进一步地，所述开关是单刀单掷开关。

本实用新型的优点在于：1、使用MOS管、三极管、稳压二极管等分立元件实现产品的低功耗快速下电。2、无需单片机或控制信号也能使主板快速下电。3、分立元件搭建，电路简单，成本低，易调试，易于配置快速下电时间。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型的基于分立元件实现低功耗快速下电的电路示意图。

图2是本实用新型中第一接插件、第二接插件以及发光二极管的位置示意图。

图3是本实用新型的带快速下电功能的主板电容电压的仿真波形图。

图4是背景技术的不带快速下电功能的主板电容电压的仿真波形图。

具体实施方式

本实用新型实施例通过提供一种基于分立元件实现低功耗快速下电的电路，克服了背景技术中主板因电容存在而导致下电过程较缓慢的缺点以及采用单片机或控制信号使开发工作量变大与电路变复杂的缺点，实现了通过分立元件的搭建，无需单片机或控制信号，使主板快速下电，电路简单，功耗低的技术效果。

本实用新型实施例中的技术方案为解决上述缺点，总体思路如下：

设置第一P型MOS管、第二P型MOS管、NPN型三极管、稳压二极管、第一电阻、第二电阻、第三电阻、泄放电阻、电源供给端与主板输电端；当电源供给端通电时，电源经过第一P型MOS管内部的寄生二极管到达主板输电端，对主板进行供电，先进行主板的上电缓启动，当稳压二极管击穿时，第一P型MOS管导通，主板稳定得电；当电源供给端断电时，主板的等效总电容先通过主板自身的等效总负载进行放电，当等效总电容电压低于稳压二极管的击穿阈值时，第二P型MOS管导通，等效总电容通过泄放电阻快速放电。

为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

参阅图1至图4，本实用新型的优选实施例。

一种基于分立元件实现低功耗快速下电的电路，包括：

第一P型MOS管Q1、第二P型MOS管Q2、NPN型三极管Q3、稳压二极管D1、第一电阻R1、第二电阻R2、第三电阻R3、泄放电阻R4、电源供给端与主板输电端；

所述第一P型MOS管Q1的源极与所述第一电阻R1的一端、所述主板输电端连接，栅极与所述第一电阻R1的另一端连接，漏极与所述电源供给端连接，所述第一P型MOS管Q1具有寄生二极管；

所述第二P型MOS管Q2的源极与所述泄放电阻R4的一端连接，栅极与所述第二电阻R2的一端、所述电源供给端连接，漏极与所述第二电阻R2的另一端均接地；

所述NPN型三极管Q3的集电极与所述第一电阻R1的另一端连接，基极与所述第三电阻R3的一端连接，发射极接地；

所述稳压二极管D1的负极与所述电源供给端连接，正极与所述第三电阻R3的另一端连接；

所述泄放电阻R4的另一端与所述主板输电端连接。

当电源供给端通电时，第二P型MOS管Q2的栅极电压大于源极电压，第二P型MOS管Q2处于截止状态；在第一P型MOS管Q1的漏极电压达到稳压二极管D1的击穿状态前，NPN型三极管Q3的基极为低电平，NPN型三极管Q3处于截止状态，第一P型MOS管Q1的栅极电压等于源极电压，第一P型MOS管Q1处于截止状态，此时电源供给端的电流通过第一P型MOS管Q1内部的寄生二极管到达主板输电端，给主板供电，起到上电缓启动的作用；随着主板内部电容的充电，第一P型MOS管Q1的漏极电压上升，在达到稳压二极管D1的击穿状态阈值，使稳压二极管D1处于稳压状态时，有电流经过稳压二极管D1、第三电阻R3到达NPN型三极管Q3的基极，NPN型三极管Q3的基极变为高电平，NPN型三极管Q3导通，拉低第一P型MOS管Q1的栅极电压，第一P型MOS管Q1导通，主板稳定得电。

当电源供给端断电时，在断电瞬间，第一P型MOS管Q1还是处于导通状态，主板内部电容开始放电，主板的电流由第一P型MOS管Q1的源极流向其漏极再依次流经稳压二极管D1、第三电阻R3到达NPN型三极管Q3的基极，使NPN型三极管Q3的基极维持高电平，从而NPN型三极管Q3维持导通以及第一P型MOS管Q1维持导通，这样第二P型MOS管Q2的栅极电压约等于其源极电压，第二P型MOS管Q2继续处于截止状态，泄放电阻R4未工作。随着主板内部电容通过主板自身负载放电，主板内部电容的电压逐渐降低，从而使第一P型MOS管Q1的漏极电压逐渐降低，当第一P型MOS管Q1的漏极电压低于稳压二极管D1的击穿阈值时，稳压二极管D1截止，从而NPN型三极管Q3截止，使第一P型MOS管Q1截止，这样第二P型MOS管Q2的栅极电压迅速下降，使第二P型MOS管Q2处于导通状态，这样主板内部电容通过泄放电阻R4快速放电。当主板内部电容的电压低于第二P型MOS管Q2的VGS导通阈值时，第二P型MOS管Q2变为截止状态，在本实施例中，第二P型MOS管Q2的VGS导通阈值为0.5V；此时主板内部电容的余电只能通过主板自身负载进行放电，不过此时的主板内部电容的电压已经足够低(低于0.5V)，主板内部的器件及模块均处于失电状态，此时电源供给端再通电，不再引起主板异常工作等情况。

还包括：主板，包括等效总负载R5与等效总电容C1，所述等效总负载R5的一端与所述等效总电容C1的一端均与所述主板输电端连接，所述等效总电容C1的另一端与所述等效总负载R5的另一端均接地。等效总负载R5的阻值是等效于在主板内部的含DCDC或LDO模块、各个电路模块等的负载阻值；等效总电容C1的容值是等效于在主板内部的含DCDC或LDO模块储能、滤波电容、各个电路模块滤波电容、主板寄生电容等容值。

所述主板还包括第一接插件N1，所述等效总负载R5的一端与所述等效总电容C1的一端均与所述第一接插件N1连接；所述主板输电端是第二接插件N2，所述第二接插件N2与所述第一接插件N1是插拔式连接。便于更换安装主板。

所述泄放电阻的阻值可配置，根据需求，选择配置不同的泄放电阻R4的阻值，决定了快速下电的时间。所述泄放电阻R4可以选用可调电阻器。由人工手动调节泄放电阻R4的阻值。

还包括：发光二极管LED，所述发光二极管LED与所述泄放电阻R4串联。在泄放电阻R4工作时，电流经过泄放电阻R4与发光二极管LED，发光二极管LED亮起；在泄放电阻R4未工作时，发光二极管LED熄灭；这样便于确认泄放电阻R4是否工作。

还包括：适配器，所述适配器与所述电源供给端连接。此为本实用新型的一个实现方式；将适配器插入插座，电源供给端通电；将适配器拔出插座，电源供给端断电；适配器将插座的交流电转换成直流电再输出。

还包括：电源装置V1与开关S1，所述电源装置V1的正极通过所述开关S1与所述电源供给端连接，所述电源装置V1的负极接地。所述开关S1是单刀单掷开关。此为本实用新型的另一个实现方式，当开关S1接通时，电源供给端通电；当开关S1断开时，电源供给端断电；电源装置V1输出直流电。

本实用新型的基于分立元件实现低功耗快速下电的电路，可实现低功耗快速下电方案；无需软件介入，无需软件输出控制信号；分立元件搭建，低成本，易调试，易于配置快速下电时间。

结合图1，开关S1的动作可模拟适配器插拔状态，S1闭合，表明插入适配器，S1打开，表明拔掉适配器。稳压二极管D1，选择不同的稳压值，可以确定开启泄放电路的阈值电压。第二P型MOS管Q2为泄放电路导通开关，当第二P型MOS管Q2导通时，泄放电阻R4开始工作。选择不同的VGS导通阈值，可以确定关闭泄放电路的阈值电压。泄放电阻R4，选择不同的阻值，决定了快速下电时间。

结合图3，为带快速下电功能的主板电容电压的仿真波形图；A点为插入适配器；B点移除适配器；B点至C点，通过主板负载放电；C点至D点，通过泄放电阻R4快速放电；D点后，通过主板负载放电。

结合图4，为不带快速下电功能的主板电容电压的仿真波形图；比对图3与图4，可知图3的下电时间得到了明显的缩短，如为了再加快下电时间，可减少泄放电阻R4的阻值。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (8)

1.一种基于分立元件实现低功耗快速下电的电路，其特征在于，包括：

第一P型MOS管、第二P型MOS管、NPN型三极管、稳压二极管、第一电阻、第二电阻、第三电阻、泄放电阻、电源供给端与主板输电端；

所述第一P型MOS管的源极与所述第一电阻的一端、所述主板输电端连接，栅极与所述第一电阻的另一端连接，漏极与所述电源供给端连接，所述第一P型MOS管具有寄生二极管；

所述第二P型MOS管的源极与所述泄放电阻的一端连接，栅极与所述第二电阻的一端、所述电源供给端连接，漏极与所述第二电阻的另一端均接地；

所述NPN型三极管的集电极与所述第一电阻的另一端连接，基极与所述第三电阻的一端连接，发射极接地；

所述稳压二极管的负极与所述电源供给端连接，正极与所述第三电阻的另一端连接；

所述泄放电阻的另一端与所述主板输电端连接。

2.根据权利要求1所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，还包括：

主板，包括等效总负载与等效总电容，所述等效总负载的一端与所述等效总电容的一端均与所述主板输电端连接，所述等效总电容的另一端与所述等效总负载的另一端均接地。

3.根据权利要求2所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，所述主板还包括第一接插件，所述等效总负载的一端与所述等效总电容的一端均与所述第一接插件连接；

所述主板输电端是第二接插件，所述第二接插件与所述第一接插件是插拔式连接。

4.根据权利要求1所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，所述泄放电阻是可调电阻器。

5.根据权利要求1所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，还包括：

发光二极管，所述发光二极管与所述泄放电阻串联。

6.根据权利要求1所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，还包括：

适配器，所述适配器与所述电源供给端连接。

7.根据权利要求1所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，还包括：

电源装置与开关，所述电源装置的正极通过所述开关与所述电源供给端连接，所述电源装置的负极接地。

8.根据权利要求7所述的一种基于分立元件实现低功耗快速下电的电路，其特征在于，所述开关是单刀单掷开关。