CN219329693U - 一种电容快速放电电路 - Google Patents

Abstract

本实用新型涉及一种电容快速放电电路，包括：电容器C1、上下电状态检测电路、电容放电电路和放电控制电路；所述上下电状态检测电路连接在供电电源正极输入端与电容器C1正极之间，检测供电电源的输入端电压，判断供电电源处于上电或下电状态，处于上电状态时，将电源正极输入端与电容器C1正极电连接，使供电电源给电容器C1充电；处于下电状态时，将电源正极输入端与电容器C1正极之间的电连接断开；所述电容放电电路与电容器C1连接，构成电容器C1的放电回路；所述放电控制电路与电容放电电路连接，当供电电源处于下电状态时，控制电容放电电路通过放电回路对电容器C1放电。本实用新型电路拓扑简单，电路参数灵活可配，实现对电容快速泄放。

Description

一种电容快速放电电路

技术领域

本实用新型涉及电源技术领域，尤其涉及一种电容快速放电电路。

背景技术

供电电源电路的输出端都会有电容，具有储能，稳压和抑制纹波的作用，地位很重要。当电源电路的输入端电压断开的时候，电源电路的输出端电容两端依然会存有一定的电压，电容中存储的电能会被后端负载消耗掉，需要一定的时间。当电源电路的输入端电压频繁上下电的时候，输出端电容两端的电压就会出现电压振荡。这种振荡对于后端电路具有一定的干扰，严重的时候会使后端的芯片工作不正常，甚至失效，这时就需要重新复位整个电路。因此，就要求电源电路的输出端电容可以快速的泄放掉储存电能，在下一次上电之前以“零”状态保证电气设备正常的复位功能。

目前，电容快速泄放的方法现在还不是很多。有的方法是直接在电容两端并上一个电阻，这种方法增加了额外的热功耗，并且也没有实现一定的控制规律；有的方法是引入额外的控制信号来控制电容泄放，增加了额外的控制因素和电路，成本增加。所以，实现自动识别电源下电状态，并且以一定控制规律泄放电容电能，这种泄放方法就具有一定的实用性和可控性。

实用新型内容

鉴于上述的分析，本实用新型旨在提供一种电容快速放电电路，解决电容快速泄放出现的问题。

本实用新型的目的主要是通过以下技术方案实现的：

本实用新型公开了一种电容快速放电电路，包括：电容器C1、上下电状态检测电路、电容放电电路和放电控制电路；

所述上下电状态检测电路连接在供电电源正极输入端与电容器C1正极之间，检测供电电源的输入端电压，判断供电电源处于上电或下电状态，处于上电状态时，将电源正极输入端与电容器C1正极电连接，使供电电源给电容器C1充电；处于下电状态时，将电源正极输入端与电容器C1正极之间的电连接断开；

所述电容放电电路与电容器C1连接，构成电容器C1的放电回路；

所述放电控制电路与电容放电电路连接，当供电电源处于下电状态时，控制电容放电电路通过放电回路对电容器C1放电。

进一步地，所述上下电状态检测电路包括电阻R1、R2和PMOS管Q1；

所述电阻R1和R2组成串联电路，连接在供电电源正极输入端和地线之间，供电电源正极输入端通过PMOS管的Q1源极和漏极与电容器C1的正极连接；电阻R1和R2的连接端与PMOS管Q1的栅极连接。

进一步地，所述电容放电电路包括电阻R7和NPN型三极管Q3；所述电阻R7的一端与电容器C1的正极连接，另一端与三极管Q3的集电极连接；三极管Q3的发射极接地，基极与放电控制电路控制输出端连接；电容器C1正极、电阻R7、三极管Q3的集电极、发射极到地，再到电容器C1负极组成电容器C1的放电回路。

进一步地，所述放电控制电路包括稳压二极管D1、电阻R3-R6、NPN型三极管Q2和电容C2；

其中，稳压二极管D1的阴极与电容器C1的正极连接，阳极与电阻R3一端连接，电阻R3的另一端接地；电阻R4的一端与电容器C1的正极连接，另一端与三极管Q2的集电极连接；三极管Q2的发射极接地，基极与稳压二极管的阳极连接；电阻R5的一端与三极管Q2的集电极连接，另一端作为放电控制电路的输出端与电容放电电路的三极管Q3的基极连接；电容C2与R6组成并联电路，并联电路一端与三极管Q3的基极连接，另一端接地。

进一步地，R1，R2，R3，R4，R5，R6是通用电阻；电阻R7是功率电阻。

进一步地，R1和R2的比例关系：k＝R1/(R1+R2)。

进一步地，PMOS管Q1的导通电压Vgs_th满足关系式：

Vgs_th_min＝(V_D1_max+Vbe)*k；

其中，V_D1_max为稳压二极管D1的工作电压上限值；Vbe为三极管Q3的导通电压。

进一步地，所述三极管Q2、Q3为硅三极管，导通电压Vbe＝0.7V。

本实用新型的有益效果如下：

本实用新型的电容快速放电电路，可以自动识别电源的下电状态；电容电能按照一定的控制规律进行泄放；电路拓扑简单，电路参数灵活可配，实现对电容快速泄放。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本实用新型的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为本实用新型实施例中的一种电容快速放电电路原理图。

具体实施方式

下面结合附图来具体描述本实用新型的优选实施例，其中，附图构成本申请一部分，并与本实用新型的实施例一起用于阐释本实用新型的原理。

本实用新型的一个具体实施例，公开了一种电容快速放电电路，如图1所示，包括：电容器C1、上下电状态检测电路、电容放电电路和放电控制电路；

所述上下电状态检测电路连接在供电电源正极输入端与电容器C1正极之间，检测供电电源的输入端电压，判断供电电源处于上电或下电状态，处于上电状态时，将电源正极输入端与电容器C1正极电连接，使供电电源给电容器C1充电；处于下电状态时，将电源正极输入端与电容器C1正极之间的电连接断开；

所述电容放电电路与电容器C1连接，构成电容器C1的放电回路；

所述放电控制电路与电容放电电路连接，当供电电源处于下电状态时，控制电容放电电路通过放电回路对电容器C1放电。

具体的，所述上下电状态检测电路包括电阻R1、R2和PMOS管Q1；

所述电阻R1和R2组成串联电路，连接在供电电源正极输入端和地线之间，供电电源正极输入端通过PMOS管的Q1源极和漏极与电容器C1的正极连接；电阻R1和R2的连接端与PMOS管Q1的栅极连接。

当供电电源上电时，经过电阻R1分压的正电压加到PMOS管Q1的栅极使PMOS管Q1源、漏极导通，供电电源的正极通过PMOS管Q1的源、漏极给电容器C1充电；

当供电电源下电时，电阻R1上的正电压消失，使PMOS管Q1源、漏极断开，供电电源的正极与电容器C1正极的电连接断开。

所述电容放电电路包括电阻R7和NPN型三极管Q3；所述电阻R7的一端与电容器C1的正极连接，另一端与三极管Q3的集电极连接；三极管Q3的发射极接地，基极与放电控制电路控制输出端连接；电容器C1正极、电阻R7、三极管Q3的集电极、发射极到地，再到电容器C1负极组成电容器C1的放电回路。

当放电控制电路检测到供电电源下电时，放电控制电路控制输出端输出高电平到三极管Q3的基极使三极管Q3导通，电容器C1正极、电阻R7、三极管Q3的集电极、发射极到地，组成电容器C1的放电回路对电容器C1进行快速放电；

当放电控制电路检测到供电电源上电时，放电控制电路控制输出端输出低电平到三极管Q3的基极使三极管Q3截至使电容器C1的放电回路断开，不对电容器C1放电。

所述放电控制电路包括稳压二极管D1、电阻R3-R6、NPN型三极管Q2和电容C2；

其中，稳压二极管D1的阴极与电容器C1的正极连接，阳极与电阻R3一端连接，电阻R3的另一端接地；电阻R4的一端与电容器C1的正极连接，另一端与三极管Q2的集电极连接；三极管Q2的发射极接地，基极与稳压二极管的阳极连接；电阻R5的一端与三极管Q2的集电极连接，另一端作为放电控制电路的输出端与电容放电电路的三极管Q3的基极连接；电容C2与R6组成并联电路，并联电路一端与三极管Q3的基极连接，另一端接地。

当供电电源上电时，供电电源输入端V_IN的电压开始上升，上下电状态检测电路检测到电源上电，当PMOS管Q1栅源极电压大于开启电压时，Q1导通开始对电源输出端电容C1充电。Q1导通使放电控制电路中的稳压二极管D1工作，稳压二极管和电阻R3组成的稳压电路给三极管Q2的基极提供稳定的正电压，使三极管Q2导通，将三极管Q2的集电极拉低，通过电阻R5从放电控制电路的输出端输出低电平到电容放电电路的三极管Q3的基极，使三极管Q3截至，断开放电回路。电容器C1充电，通过电源电路的输出端V_OUT正常输出功率，V_OUT电压等于电容器C1两端的电压。

当供电电源下电时，供电电源输入端V_IN断开，电压V_IN开始下降，上下电状态检测电路检测到电源下电，当PMOS管Q1栅源极电压小于开启电压时Q1断开，电容器C1的充电回路断开；首先关断Q1的原因是：将储能电容器C1和前端电源电路隔离开，形成C1独自的放电回路。

电容器C1通过负载放电，电压下降；随着电容器C1电压下降到稳压二极管D1不工作，由稳压二极管和电阻R3组成的稳压电路不能给三极管Q2的基极提供稳定的正电压，则三极管Q2截至，三极管Q2的集电极拉高，通过电阻R5从放电控制电路的输出端输出高电平到电容放电电路的三极管Q3的基极，使三极管Q3导通，接通放电回路。电容器C1通过电阻R7快速放电。放电时间常数为T＝C1*R7，使得电容器C1按照一定的控制规律进行放电。当功率电阻R7阻值比较小，且放电电流不大于电容器C1的安全放电电流，就可以实现对电容C1的快速泄放。

更进一步地，本实施例中，

R1，R2，R3，R4，R5，R6是通用电阻；电阻R7是功率电阻；R1和R2的比例关系：k＝R1/(R1+R2)；

PMOS管Q1的Vgs_th的取值范围(Vgs_th_min，Vgs_th_max)；

Q2和Q3是NPN型的硅三极管；导通时候的开启电压Vbe一般为0.7V；

稳压二极管D1的工作电压是V_D1，V_D1的取值范围(V_D1_min，V_D1_max)；

PMOS管Q1的Vgs_th满足关系式：

Vgs_th_min＝(V_D1_max+Vbe)*k；

电容器C1代表电源电路输出端电容的总和；C2是普通瓷介电容。

可以根据所使用的电源电压，合理选择参数(V_D1_max+Vbe)，使得此值为默认电源下电阈值，并且满足关系式：V_IN＝V_D1_max+Vbe+Vdrop，式中Vdrop为电源电压V_IN的下电幅度。实现对电容器C1的快速放电。

综上所述，对于电源电路的输出端储能电容具有比较好的泄放作用，可以一定的控制规律在储能电容允许的泄放电流范围内进行工作。并且，可以根据储能容值大小以及工作电压，灵活的选择元器件参数，在要求的时间内对电容进行电能泄放。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (8)

1.一种电容快速放电电路，其特征在于，包括：电容器C1、上下电状态检测电路、电容放电电路和放电控制电路；

所述上下电状态检测电路连接在供电电源正极输入端与电容器C1正极之间，检测供电电源的输入端电压，判断供电电源处于上电或下电状态，处于上电状态时，将电源正极输入端与电容器C1正极电连接，使供电电源给电容器C1充电；处于下电状态时，将电源正极输入端与电容器C1正极之间的电连接断开；

所述电容放电电路与电容器C1连接，构成电容器C1的放电回路；

所述放电控制电路与电容放电电路连接，当供电电源处于下电状态时，控制电容放电电路通过放电回路对电容器C1放电。

2.根据权利要求1所述的电容快速放电电路，其特征在于，所述上下电状态检测电路包括电阻R1、R2和PMOS管Q1；

所述电阻R1和R2组成串联电路，连接在供电电源正极输入端和地线之间，供电电源正极输入端通过PMOS管的Q1源极和漏极与电容器C1的正极连接；电阻R1和R2的连接端与PMOS管Q1的栅极连接。

3.根据权利要求2所述的电容快速放电电路，其特征在于，所述电容放电电路包括电阻R7和NPN型三极管Q3；所述电阻R7的一端与电容器C1的正极连接，另一端与三极管Q3的集电极连接；三极管Q3的发射极接地，基极与放电控制电路控制输出端连接；电容器C1正极、电阻R7、三极管Q3的集电极、发射极到地，再到电容器C1负极组成电容器C1的放电回路。

4.根据权利要求3所述的电容快速放电电路，其特征在于，所述放电控制电路包括稳压二极管D1、电阻R3-R6、NPN型三极管Q2和电容C2；

其中，稳压二极管D1的阴极与电容器C1的正极连接，阳极与电阻R3一端连接，电阻R3的另一端接地；电阻R4的一端与电容器C1的正极连接，另一端与三极管Q2的集电极连接；三极管Q2的发射极接地，基极与稳压二极管的阳极连接；电阻R5的一端与三极管Q2的集电极连接，另一端作为放电控制电路的输出端与电容放电电路的三极管Q3的基极连接；电容C2与R6组成并联电路，并联电路一端与三极管Q3的基极连接，另一端接地。

5.根据权利要求4所述的电容快速放电电路，其特征在于，

R1，R2，R3，R4，R5，R6是通用电阻；电阻R7是功率电阻。

6.根据权利要求5所述的电容快速放电电路，其特征在于，R1和R2的比例关系：k＝R1/(R1+R2)。

7.根据权利要求6所述的电容快速放电电路，其特征在于，PMOS管Q1的导通电压Vgs_th满足关系式：

Vgs_th_min＝(V_D1_max+Vbe)*k；

其中，V_D1_max为稳压二极管D1的工作电压上限值；Vbe为三极管Q3的导通电压。

8.根据权利要求4所述的电容快速放电电路，其特征在于，所述三极管Q2、Q3为硅三极管，导通电压Vbe＝0.7V。

Images