CN219164564U

CN219164564U - 电感对、高功率非对称开关以及芯片、电子装置

Info

Publication number: CN219164564U
Application number: CN202220747599.5U
Authority: CN
Inventors: 刘石生
Original assignee: Shenzhen Jingzhun Communication Technology Co ltd
Current assignee: Shenzhen Jingzhun Communication Technology Co ltd
Priority date: 2022-01-27
Filing date: 2022-04-01
Publication date: 2023-06-09
Anticipated expiration: 2032-04-01

Abstract

本申请属于射频开关技术领域，提供了一种电感对、包括所述电感对的高功率非对称开关、射频收发前端芯片、集成电路芯片和电子装置，其中，电容元件的第一端、低耦合电感对的公共端共接于第一信号端，电容元件的第二端接地，低耦合电感对的第一分支端、第一半导体开关模块的第一端共接于第二信号端，第一半导体开关模块的第二端接地，低耦合电感对的第二分支端、第二半导体开关模块的第一端共接于隔离增强模块的第一端，第二半导体开关模块的第二端接地，隔离增强模块的第二端与第三信号端连接，通过增加隔离增强模块提升隔离度，从而保护接收端低噪声放大器避免受到功率放大器产生的功率泄露的影响。

Description

电感对、高功率非对称开关以及芯片、电子装置

技术领域

本申请涉及射频技术领域，尤其涉及一种电感对、包括所述电感对的高功率非对称开关、射频收发前端芯片、集成电路芯片和电子装置。

背景技术

应用相控阵系统时，由于辐射波束的角度调整，阵列中部分TR组件(射频收发前端组件)的天线端由于信号反射，造成阻抗牵引失配，反射的信号会对TR组件造成不良影响。

当相控阵系统工作于发射状态时，由于TR组件的开关阻抗失配造成发射端(TX)的功率放大器(PA)的功率泄露到低噪声放大器(LNA)的输入端，当接收端的隔离度不够时，由于泄露功率的注入，会提升低噪声放大器的栅极电压，严重时会导致低噪声放大器注入饱和，低噪声放大器的结温上升，破坏其工作稳定性和可靠性。因此需要发射损耗较低的开关和接收隔离度较高的开关，保证TR组件的性能的同时，保护接收链路的低噪声放大器的。

现有射频开关或射频开关芯片大都是基于开关型晶体管、集中参数元件电感、集中参数元件电容、电阻、微带线等元件构成。在所述元件中，电感、微带线、电容等会由于信号激励会产生电磁辐射和其他感应磁场或电场等，这些物理场会影响其他元件的布置和正常工作。在射频开关或射频开关芯片的设计或制造中，为了解决元件间的电磁兼容问题，现有方法是通过保持各元件的较大的布置间距来实现电磁兼容，这会导致射频开关或射频开关芯片的尺寸较大，不便于高密度集成，不便于降低成本。另外，电磁辐射、感应磁场或电场会造成能量损耗，牺牲了射频开关或射频开关芯片的性能。为了实现高频无线通讯技术普及化，降低元器件的成本和提高元器件的性能是迫切需要解决的问题。

发明内容

本申请提供一种电感对、高功率非对称开关、射频收发前端芯片、集成电路芯片和电子装置。本申请至少部分实施例解决由于阻抗失配造成发射端的功率放大器的功率泄露到低噪声放大器的输入端，容易影响低噪声放大器的稳定性和可靠性的问题。

根据本申请实施例的一方面，提供了一种高功率非对称开关，所述高功率非对称开关包括：第一信号端、第一半导体开关模块、第二半导体开关模块、低耦合电感对、电容元件、隔离增强模块、第二信号端以及第三信号端；

所述电容元件的第一端、所述低耦合电感对的公共端共接于所述第一信号端，所述电容元件的第二端接地；

所述低耦合电感对的第一分支端、所述第一半导体开关模块的第一端共接于所述第二信号端，所述第一半导体开关模块的第二端接地；

所述低耦合电感对的第二分支端、所述第二半导体开关模块的第一端共接于所述隔离增强模块的第一端，所述第二半导体开关模块的第二端接地；

所述隔离增强模块的第二端与所述第三信号端连接。

在一个实施例中，低耦合电感对包括所述第一耦合性电感和所述第二耦合性电感，所述第一耦合性电感的第一端连接所述第二信号端，所述第一耦合性电感的第二端与所述第二耦合性电感的第一端共接至所述第一信号端，所述第二耦合性电感的第二端连接所述第三信号端；

所述第一耦合性电感和所述第二耦合性电感为螺旋电感，所述第一耦合性电感和所述第二耦合性电感的感应磁场的磁场方向相反，以降低所述第一耦合性电感和所述第二耦合性电感之间的互感。

在一个实施例中，所述第一耦合性电感的螺旋方向与所述第二耦合性电感的螺旋方向相反。

在一个实施例中，所述第一耦合性电感和所述第二耦合性电感呈轴对称设置。

在一个实施例中，所述第一半导体开关模块、所述第二半导体开关模块由m*n个开关管组成，m*n个开关管呈阵列设置，m、n为正整数。

在一个实施例中，所述第一半导体开关模块包括第一开关管和第二开关管，所述第一开关管的第一端与所述第二开关管的第一端共接于所述第二信号端，所述第一开关管的第二端与所述第二开关管的第二端接地；

所述第二半导体开关模块包括第三开关管和第四开关管，所述第三开关管的第一端与所述第四开关管的第一端共接于所述隔离增强模块的第一端，所述第三开关管的第二端与所述第四开关管的第二端共接于地。

在一个实施例中，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管为CMOS、Bi-CMOS、HEMT中的任意一种。

在一个实施例中，所述隔离增强模块包括微带线和第三半导体开关模块；

所述微带线的第一端连接于所述第二耦合性电感的第二端，所述微带线的第二端与所述第三半导体开关模块的第一端共接于所述第三信号端，所述第三半导体开关模块的第二端接地。

根据本申请实施例的另一方面，提供了一种布置在集成电路芯片中的低耦合电感对，所述低耦合电感对包括第一电感和第二电感，第一电感的一端和第二电感的一端连接在一起作为所述低耦合电感对的公共端，第一电感的另一端和第二电感的另一端分别作为所述低耦合电感对的第一分支端和第二分支端，其中，当所述低耦合电感对处于工作状态时，第一电感和第二电感的感应磁场的磁场方向相反，以使得第一电感和第二电感之间的互感至少部分地降低。

根据本申请实施例的又一方面，提供了一种布置在集成电路芯片中的电感对，所述电感对包括第一电感和第二电感，所述第一电感和第二电感中的每个均包括具有第一端和第二端的微带线，所述第一电感和所述第二电感的微带线连接在一起形成具有首端和尾端的一合并微带线，其中，所述第一电感的微带线的第一端作为所述合并微带线的首端，所述第二电感的微带线的第二端作为所述合并微带线的尾端，所述第一电感的微带线的第二端和所述第二电感的微带线的第一端连接在一起作为所述电感对的公共端，所述合并微带线在所述集成电路芯片中绕成两个螺旋图案，并且当所述电感对处于工作状态时，形成所述两个螺旋图案的微带线中的电流所导致的感应磁场的方向是相反的。

根据本申请实施例的另一方面，提供一种高功率非对称开关，其包括如上任一方面中所述的低耦合电感对或电感对。

根据本申请实施例的另一方面，提供了一种射频收发前端芯片，其包括如上所述的高功率非对称开关。

在一个实施例中，所述射频收发前端芯片还包括：信号处理端、天线接入端、功率放大器、低噪声放大器以及小功率开关；

所述小功率开关的公共端连接所述信号处理端，所述小功率开关的第一分支端与所述功率放大器的输入端连接，所述小功率开关的第二分支端与所述低噪声放大器的输出端连接；

所述功率放大器的输出端与所述高功率非对称开关的第二信号端连接，所述低噪声放大器的输入端与所述高功率非对称开关的第三信号端连接，所述高功率非对称开关的第一信号端与所述天线接入端连接。

根据本申请实施例的另一方面，提供一种集成电路芯片，其包括如上所述的低耦合电感对，其中所述低耦合电感对的公共端、第一分支端和第二分支端连接至所述集成电路芯片的其他电路部分。

根据本申请实施例的另一方面，提供一种集成电路芯片，其包括如上所述的电感对，其中所述电感对的公共端、第一分支端和第二分支端连接至所述集成电路芯片的其他电路部分，其中所述电感对的第一分支端和第二分支端分别为所述电感对的合并微带线的首端和尾端。

根据本申请实施例的另一方面，提供一种电子装置，其包括如上所述的集成电路芯片。

在根据本申请的电感对、集成电路芯片、射频收发前端芯片和电子装置的实施例中，电感对在芯片中被布置为具有三端(即公共端、第一分支端和第二分支端)的电感对，并被配置为在工作状态下电感对的两个电感的感应磁场的磁场方向相反，使得能够至少部分地降低两个电感之间的互耦，减少由此带来的损耗，从而使得在芯片中可将两个电感布置得较为靠近，从而减小芯片尺寸，降低成本。

在本申请实施例提供的高功率非对称开关、射频收发前端芯片中，电容元件的第一端、低耦合电感对的公共端共接于第一信号端，电容元件的第二端接地；低耦合电感对的第一分支端、第一半导体开关模块的第一端共接于第二信号端，第一半导体开关模块的第二端接地；低耦合电感对的第二分支端、第二半导体开关模块的第一端共接于隔离增强模块的第一端，第二半导体开关模块的第二端接地；隔离增强模块的第二端与第三信号端连接，通过增加隔离增强模块提升隔离度，从而保护接收端低噪声放大器避免受到功率放大器产生的功率泄露的影响。

附图说明

图1为本申请实施例提供的高功率非对称开关的原理示意图；

图2为本申请实施例提供的第一半导体开关模块410的示意图；

图3为本申请实施例提供的高功率非对称开关的另一原理示意图；

图4为本申请实施例提供的高功率非对称开关的另一原理示意图；

图5为本申请实施例提供的半导体开关模块关断时的等效阻抗匹配原理图；

图6为本申请实施例提供的半导体开关模块导通时的等效阻抗匹配原理图；

图7为本申请实施例提供的第一信号端101与第二信号端102之间信号链路导通时的等效阻抗匹配原理图；

图8为本申请实施例提供的第一信号端101与第三信号端103之间信号链路导通时的等效阻抗匹配原理图；

图9为本申请实施例提供的射频收发前端芯片的示意图；

图10A-10D为根据本申请实施例的电感对的布置示意图；

图11A-11D为根据本申请实施例的电感对的拐角形状的示意图；

图12为根据本申请实施例的集成电路芯片的组成示意框图；

图13为根据本申请实施例的电子装置的组成示意框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在一些应用中，由于发射功率本身较大，而高功率开关由于强调高功率的损耗设计，因此接受隔离度不够，容易导致泄露到低噪声放大器的功率比较高，此时会引起低噪声放大器的输入端保持较大的功率输入，甚至超过低噪声放大器的最大输入功率，极易损坏低噪声放大器。

本申请实施例提供了一种高功率非对称开关，参见图1所示，所述高功率非对称开关包括：第一信号端101、第一半导体开关模块410、第二半导体开关模块420、低耦合电感对300、电容元件330、隔离增强模块500、第二信号端102以及第三信号端103。

具体的，电容元件330的第一端、低耦合电感对300的公共端共接于第一信号端101，电容元件330的第二端接地。

低耦合电感对300的第一端、第一半导体开关模块410的第一端共接于第二信号端102，第一半导体开关模块410的第二端接地。

低耦合电感对300的第二端、第二半导体开关模块420的第一端共接于隔离增强模块500的第一端，第二半导体开关模块420的第二端接地，隔离增强模块500的第二端与第三信号端103连接。

在本实施例中，低耦合电感对300与电容元件330的公共节点共接于第一信号端101，低耦合电感对300、第一半导体开关模块410的公共节点共接于第二信号端402，低耦合电感对300以及第二半导体开关模块420的公共节点共接于隔离增强模块500的第一端，隔离增强模块500的第二端与第三信号端103连接，通过增加隔离增强模块500形成非对称开关，提升发射模式工作状态下功率放大器与低噪声放大器之间的隔离度，从而保护接收端低噪声放大器避免受到功率放大器产生的功率泄露的影响。

在本实施例中，第一信号端101可以作为公共端，第二信号端102和第三信号端103作为两个分支端，第一半导体开关模块410的控制端与第一开关控制信号端201连接，用于接收第一开关控制信号，第二半导体开关模块420的控制端与第二开关控制信号端202连接，用于接收第二开关控制信号。

在一个具体应用实施例中，高功率非对称开关可以应用于射频收发前端芯片(TR芯片)中，此时，第一信号端101可以与天线连接，第二信号端102可以与功率放大器的输出端连接，第三信号端103可以与低噪声放大器的输入端连接，通过在第三信号端103设置隔离增强模块500，可以提升功率放大器与低噪声放大器之间的隔离度，从而保护接收端低噪声放大器避免受到功率放大器产生的功率泄露的影响。

在一个实施例中，第一半导体开关模块410、第二半导体开关模块420可以由m*n个开关管组成，m*n个开关管呈阵列设置。

参见图2所示，例如，横向组成m列，纵向组成n行，其中，m，n为正整数，每列开关管串联，且每列开关管的控制端连接至电阻分压网络411，由m*n个开关管组成开关管阵列412，通过n级开关管串联提升第一半导体开关模块410的承压能力，通过m列开关管并联，增强第一半导体开关模块410的电流导通能力，从而提升第一半导体开关模块410的开关功率，从而可以将本实施例中的射频开关模块应用于大功率开关中，极大的扩展了非对称高功率开关的应用范围。

具体的，参见图2所示，开关管阵列412包括m*n个开关管(开关管Q11、开关管Q1m、开关管Qn1以及开关管Qnm等)，每列开关管中的第一个开关管的控制端连接至电阻分压网络411，通过接入控制信号控制每列开关管的导通范围。

在一个实施例中，电阻分压网络411用于给每个开关管提供对应的栅极电压。

在一个实施例中，每行开关管的导通电压相同。

在一个实施例中，参见图3所示，低耦合电感对300包括所述第一耦合性电感310和所述第二耦合性电感320，第一耦合性电感310的第一端连接第二信号端102，第一耦合性电感310的第二端与第二耦合性电感320的第一端共接至第一信号端101，第二耦合性电感320的第二端连接第二半导体开关模块420的第一端。

第一耦合性电感310和第二耦合性电感320为螺旋电感，第一耦合性电感310和第二耦合性电感320的感应磁场的磁场方向相反，以降低第一耦合性电感310和第二耦合性电感320之间的互感。

在本实施例中，通过设置第一耦合性电感310和第二耦合性电感320为螺旋电感，且使得第一耦合性电感310和第二耦合性电感320的感应磁场的磁场方向相反，感应磁场在衬底生成感应涡流(电流)，感应涡流的电流方向相反，通过弱化感应涡流的电流，从而降低第一耦合性电感310和第二耦合性电感320之间的互感，并降低低耦合电感对300的损耗，从而达到优化开关损耗的目的。

在一个实施例中，第一耦合性电感310的螺旋方向与第二耦合性电感320的螺旋方向相反。

在本实施例中，通过设置第一耦合性电感310的螺旋方向与第二耦合性电感320的螺旋方向相反，可以使得第一耦合性电感310与第二耦合性电感320上的信号流向相反，从而使得第一耦合性电感310和第二耦合性电感320的感应磁场的磁场方向相反，达到降低第一耦合性电感310和第二耦合性电感320之间的互感的目的。

在一个实施例中，第一耦合性电感310和第二耦合性电感320呈轴对称设置，结合图3所示，第一耦合性电感310和第二耦合性电感320的结构对称，并以其中轴线呈轴对称设置。

在一个实施例中，参见图3所示，第一半导体开关模块410包括第一开关管401和第二开关管402，第一开关管401的第一端与第二开关管402的第一端共接于第二信号端102，第一开关管401的第二端与第二开关管402的第二端接地。

在一个实施例中，参见图3所示，第二半导体开关模块420包括第三开关管403和第四开关管404，第三开关管403的第一端与第四开关管404的第一端共接于隔离增强模块500的第一端(或者低耦合电感对300的第二分支端)，第三开关管403的第二端与第四开关管404的第二端共接于地。

在一个实施例中，所述第一开关管401与所述第二开关管402结构对称，所述第三开关管403与所述第四开关管404结构对称。

在一个实施例中，参见图3所示，隔离增强模块500包括微带线501和第三半导体开关模块430。

微带线501的第一端连接于第二耦合性电感320的第二端，微带线501的第二端与第三半导体开关模块430的第一端共接于所述第三信号端103，第三半导体开关模块430的第二端接地，第三半导体开关模块430的控制端连接第二开关控制信号端202。

在一个实施例中，微带线501的形状为弧形、矩形、凹形、半圆形、“L”形中的任意一项。

在一个实施例中，微带线501可以由多段微带线结构组成，多段微带线结构的形状可以不同，相邻的微带线结构之间的夹角可以根据芯片面积或者阻抗设计需要进行设计。

在一个实施例中，第一开关管401、第二开关管402、第三开关管403、第四开关管404为晶体管。

在一个实施例中，第一开关管401、第二开关管402、第三开关管403、第四开关管404为砷化镓pHEMT。

在一个实施例中，参见图4所示，第三半导体开关模块430为第五开关管。

在一个实施例中，第五开关管430为晶体管。

在一个实施例中，第三半导体开关模块430为砷化镓pHEMT。

在一个实施例中，晶体管为CMOS、Bi-CMOS、HEMT中任意一项。

在一个实施例中，晶体管可以为CMOS，CMOS开关器件可以为硅基CMOS，例如硅基NMOS或PMOS。

在一个实施例中，晶体管还可以为Bi-CMOS，Bi-CMOS可以为锗硅Bi-CMOS，例如锗硅Bi-CMOS中的HBT或MOS管。

在一个实施例中，晶体管还可以为HEMT，HEMT可以为砷化镓pHEMT，也可以为磷化铟pHEMT，也可以为氮化镓HEMT。

在一个实施例中，晶体管的第一端可以为源极，也可以为漏极。

在一个实施例中，第一开关管401和第二开关管402的控制端共接，第三开关管403、第四开关管404的控制端以及第三半导体开关模块430的控制端共接。

具体的，第一开关管401和第二开关管402的控制端共接第一开关控制信号端201，第三开关管403、第四开关管404的控制端以及第三半导体开关模块430的控制端共接于第二开关控制信号端202连接，此时，第一开关管401和第二开关管402同时导通或者关断，第三开关管403、第四开关管404的控制端以及第三半导体开关模块430同时导通或者关断。

参见图4所示，第一耦合性电感310和第二耦合性电感320为螺旋电感，第一耦合性电感310和第二耦合性电感320共同构成低耦合电感对300，其中，第一耦合性电感310中的交叉部分可以通过空气桥设置，第二耦合性电感320中的交叉部分可以通过空气桥设置。

图5是半导体开关模块关断时的等效阻抗匹配原理图，其中，C0为半导体模块在断开状态下的等效电容，Rc为半导体开关模块在断开状态下的寄生电阻。

图6是半导体开关模块导通时的等效阻抗匹配原理图，其中，L0为半导体开关模块在导通状态下的等效电感，RL为半导体开关模块在导通状态下的寄生电阻。

图7为第一信号端101与第二信号端102之间信号链路导通时的等效阻抗匹配原理图，此时，第一半导体开关模块410关断，第二半导体开关模块420和第三半导体开关模块430同时导通。

参见图7所示，电容C1串联电阻R1为第一半导体开关模块410关断时的等效电路。

电感L1串联电阻R2为第二半导体开关模块420导通时的等效电路，电感L1为第二半导体开关模块420导通时的等效电感，电阻R2为第二半导体开关模块420导通时的寄生电感，由于电阻R2为第二半导体开关模块420导通时的寄生电阻，其阻抗非常小，此时第二半导体开关模块420导通时，其第二端接近理想地，电容C4为电容元件330的等效电路。

电感L4为第一耦合性电感310的等效电感，电感L5为第二耦合性电感320的等效电感，电感L6为微带线501的等效电感。

电阻R5串联电感L3为第三半导体开关模块430的等效电路，由于电阻R5为第三半导体开关模块430导通时的寄生电阻，其阻抗非常小，此时第三信号端103接近理想地。

根据图7所示，所述第一信号端101与所述第二信号端102形成π型低通滤波网络，信号可以在两端之间传输，两端处于导通状态；所述第一信号端101与所述第三信号端103形成两级L型电感网络，两端处于阻抗失匹状态，信号在第一信号端101与第三信号端103形成强反射，信号传播受阻，所以两端处于关断状态。两级L反射结构有助于提升第一信号端101与第三信号端103的信号隔离度。图8为第一信号端101与第三信号端103之间信号链路导通时的等效阻抗匹配原理图，此时，第一半导体开关模块410导通，第二半导体开关模块420和第三半导体开关模块430同时关断。

参见图8所示，电阻R3串联电感L2为第一半导体开关模块410导通时的等效电路，由于电阻R3为第一半导体开关模块410导通时的寄生电阻，其阻抗非常小，此时第二信号端102接近理想地。

电容C2串联电阻R4为第二半导体开关模块420关断时的等效电路，电容C3串联电阻R6为第三半导体开关模块430关断时的等效电路。

根据图8所示，所述第一信号端101与所述第二信号端102形成L型电感网络，两端之间处于阻抗失匹状态，两端信号输入易被反射，信号传播受阻，所以两端处于关断状态；所述第一信号端101与所述第三信号端103形成两级π型低通网络，两级π型低通网络共享电容C2，信号在第一信号端101与第三信号端103可以有效传播，所以两端处于导通状态。

本申请实施例还提供了一种射频收发前端芯片，包括：如上述任一项实施例所述的高功率非对称开关。

在一个实施例中，参见图9所示，射频收发前端芯片包括：信号处理端601、小功率开关610、天线接入端602、功率放大器630、低噪声放大器640以及高功率非对称开关620。

小功率开关610的公共端(端口1)连接所述信号处理端601，小功率开关610的第一分支端(端口2)与功率放大器630的输入端连接，小功率开关610的第二分支端(端口3)与低噪声放大器640的输出端连接。

功率放大器630的输出端与高功率非对称开关620的第二信号端(端口5)连接，低噪声放大器640的输入端与高功率非对称开关620的第三信号端(端口6)连接，高功率非对称开关620高功率非对称开关的第一端(端口4)与天线接入端602连接。

在具体应用中，功率放大器630设置于天线前端，通过增加发射机的辐射功率增加通信距离，与天线组合在一起后可以组成有源发射天线。

在具体应用中，低噪声放大器640设置于接收机前端于天线组合后形成有源接收天线，由于接收机天线馈下来的信号比较微弱，例如，接收信号小于噪声，通过低噪声放大器处理，对接收的小信号进行放大后发送至信号处理端601。

参见图9所示，小功率开关610的公共端(端口1)可以与信号处理端601连接，该信号处理端601可以与混频器或者波束赋形器(或者调相调幅模块)连接，或者与数模转换功能电路连接。

在本实施例中，高功率非对称开关620可以为上述任一项实施例所述的高功率非对称开关。

在具体应用中，小功率开关610的端口1与端口2之间、高功率非对称开关620的端口4(即第一信号端101)和端口5(即第二信号端102)之间同时导通或者关断，小功率开关610的端口1与端口3之间、高功率非对称开关620的端口4(即第一信号端101)和端口6(即第三信号端103)之间同时导通或者关断。

具体的，在射频收发前端芯片的工作模式为发射模式时，其上电步骤如下：

步骤A1：功率放大器630中的晶体管的漏极设置为低电平，栅极设置为负电压，晶体管关闭；

步骤A2：在小功率开关控制信号LP-SW的控制下，小功率开关610的端口1与端口2之间导通，端口1和端口3之间关断，在高功率开关控制信号HP-SW的控制下，高功率非对称开关620的端口4(即第一信号端101)和端口5(即第二信号端102)之间导通，端口4和端口6(即第三信号端103)之间关断；

步骤A3：功率放大器630中的晶体管的漏极电压升高至工作电压，栅极电压设置上升至正常的工作电压，晶体管正常导通，信号由信号处理端601输入，功率放大器630进行功率放大，然后通过天线接入端602连接的天线发射信号；

步骤A4：功率放大器630中的晶体管的栅极电压下降为负电压，漏极电压下降为低电平，功率放大器630关闭。

在射频收发前端芯片的工作模式为接收模式时，其上电步骤如下：

步骤B1：低噪声放大器640的晶体管的漏极设置为低电平，栅极设置为负电压，晶体管关闭；

步骤B2：在小功率开关控制信号LP-SW的控制下，小功率开关610的端口1与端口2之间关断，端口1和端口3之间导通，在高功率开关控制信号HP-SW的控制下，高功率非对称开关620的端口4和端口5之间关断，端口4和端口6之间导通；

步骤B3：低噪声放大器640的晶体管的漏极电压升高至工作电压，栅极电压设置上升至正常的工作电压，晶体管正常导通，此时通过天线接入端602连接的天线接收天线信号，并通过低噪声放大器处理后发送至信号处理端601；

步骤B4：低噪声放大器640中的晶体管的栅极电压下降为负电压，漏极电压下降为低电平，低噪声放大器640关闭。

在高功率非对称开关、射频收发前端芯片的上述各实施例中，公开了一种低耦合电感对300，其包括第一电感310和第二电感320，第一电感310的一端和第二电感320的一端连接在一起作为低耦合电感对300的公共端，第一电感310的另一端和第二电感320的另一端分别作为低耦合电感对300的第一分支端和第二分支端。其中，第一电感310和第二电感320均为螺旋电感且第一电感310和第二电感320的螺旋方向相反。当低耦合电感对300处于工作状态时，第一电感310和第二电感320中均有电流流过且它们产生的感应磁场的磁场方向相反，以使得第一电感310和第二电感320之间的互感至少部分地降低。由于第一电感310和第二电感320之间的互感比较低，因此将电感对300称为“低耦合电感对”。

应当理解的是，具有如上所述的布置或结构的电感对300不仅可用于如上所述的高功率非对称开关和射频收发前端芯片中，也可以用于其他任何适当的电路/集成电路芯片中，以减小芯片尺寸，降低成本。

图10A-10D示出了根据本申请实施例的电感对的布置示意图。在该实施例中，电感对布置在集成电路芯片中，集成电路芯片可以包括一个或多个布线层，电感对被布置在集成电路芯片的布线层中。在图10A-10D的示例中，电感对包括第一电感和第二电感，其中第一电感和第二电感均由微带线组成。如图10A-10D所示，第一电感由第一微带线710组成，第二电感由第二微带线720组成。第一微带线710的一端和第二微带线720的一端连接在一起形成一合并微带线。第一微带线710的端点701和第二微带线720的端点703分别作为合并微带线的首端和尾端，第一微带线710和第二微带线720的连接点702为第一微带线710和第二微带线720的公共端。应当理解的是，“首端”和“尾端”的命名只是为了区分合并微带线的两个端点，它们的名称可以互换。

合并微带线在集成电路芯片中绕成两个螺旋图案，即第一螺旋图案S1和第二螺旋图案S2。在集成电路芯片中，第一螺旋图案S1和第二螺旋图案S2被布置成：当电感对处于工作状态时，形成两个螺旋图案S1和S2的微带线中的电流所导致的感应磁场的方向是相反的。

作为示例，可以将第一微带线710和第二微带线720以相反的方向缠绕，使得第一螺旋图案S1和第二螺旋图案S2的螺旋方向相反，从而使得它们各自的感应磁场的方向相反。例如，使得S1和S2中的一个的螺旋方向为逆时针，另一个的螺旋方向为顺时针。这里可以将从首端701或尾端703到公共端702的方向称为螺旋方向，或者也可以将从公共端702到首端701或尾端703的方向称为螺旋方向。

在一个实施例中，两个螺旋图案S1和S2没有交叠，并在平行于集成电路芯片的布线层的方向上邻近但相距一定距离。在本申请实施例中，如下面所述，由于两个电感之间的互耦较低，因此两个螺旋图案S1和S2可以布置得尽可能地邻近(但两者并没有交叠部分)，从而减小芯片尺寸，降低成本。在一个示例中，两个螺旋图案S1和S2之间的间距(如图10A-10D所示的距离D)最小可以为3微米左右。这里所述的“两个螺旋图案之间的间距”是指两个螺旋图案的距离最近的微带线之间的距离。如图10A-10D所示，距离D是S1和S2的相邻的最外匝之间的距离。在实际中，两个螺旋图案之间的最小间距由芯片制造工艺决定。

本申请实施例的合并微带线(第一/第二微带线)可以由单层或多层金属材料构成。在一个示例中，合并微带线由多层金属材料构成，其中每层金属材料位于集成电路芯片的不同布线层中。位于不同布线层中的多层金属材料叠加在一起共同形成合并微带线，各层金属材料之间通过层间通孔相连接。在另一示例中，合并微带线由单层金属材料构成，这单层金属材料可以位于集成电路芯片的相同或不同布线层中。例如，单层金属材料的一部分位于一布线层中，其他部分位于不同的一个或多个布线层中。同样地，位于不同布线层的单层金属材料之间通过通孔相连接。

图10A-10D示出了合并微带线的四种不同的缠绕方式，但第一螺旋图案S1和第二螺旋图案S2的螺旋方向都是相反的。图10A-10D均为从垂直于集成电路芯片的布线层的方向俯视电感对布置的示意图。

如图10A所示，第一螺旋图案S1由合并微带线从首端701到公共端702沿逆时针方向绕成，第二螺旋图案S2由合并微带线从尾端703到公共端702沿顺时针方向绕成。在图10A的示例中，从首端701到公共端702以及从尾端703到公共端702均是从内到外(即首端701和尾端703均位于最里匝，从里面的匝到外面的匝依次进行缠绕)进行缠绕。可以理解的是，S1和S2也可以一个是从内到外缠绕，另一个是从外到内缠绕。在螺旋图案S1和S2中，当微带线的一部分与另一部分有交叉时，可以通过空气桥来使一部分微带线跨越另一部分微带线。

如图10B所示，同样地，第一螺旋图案S1由合并微带线从首端701到公共端702沿逆时针方向绕成，第二螺旋图案S2由合并微带线从尾端703到公共端702沿顺时针方向绕成。但不同于图10A的是，在图10B的示例中，从首端701到公共端702以及从尾端703到公共端702均是从外到内(即首端701和尾端703均位于最外匝，从外面的匝到里面的匝依次进行缠绕)进行缠绕。可以理解的是，S1和S2也可以一个是从内到外缠绕，另一个是从外到内缠绕。同样地，当微带线的一部分与另一部分有交叉(例如图10B中的交叉点C1、C2、C3和C4)时，可以通过空气桥来使一部分微带线跨越另一部分微带线。

图10A和10B的示例中，在将微带线绕成螺旋图案S1和S2时，要么是从外到内进行缠绕，要么是从内到外进行缠绕。但可以理解的是，在将微带线绕成螺旋图案S1或S2时无需始终按照从内到外或从外到内的方向进行缠绕，而是可以一次或多次改变方向。例如如图10C和10D中所示，在图10C的第一螺旋图案S1中，从首端701至交叉点C5为从内到外的方向，从交叉点C5至公共端702为从外到内的方向，但从首端701至公共端702始终是逆时针方向；在图10C的第二螺旋图案S2中，从尾端702至交叉点C7为从内到外的方向，从交叉点C7至公共端702为从外到内的方向，但从尾端703至公共端702始终是顺时针方向；在图10D的第一螺旋图案S1中，从首端701至交叉点C9为从外到内的方向，从交叉点C9至公共端702为从内到外的方向，但从首端701至公共端702始终是逆时针方向；在图10D的第二螺旋图案S2中，从尾端702至交叉点C10为从外到内的方向，从交叉点C10至公共端702为从内到外的方向，但从尾端703至公共端702始终是顺时针方向。同样地，当微带线的一部分与另一部分有交叉(例如图10C和10D中的交叉点C5-C10)时，可以通过空气桥来使一部分微带线跨越另一部分微带线。

综上所述，S1和S2中的每个螺旋图案均可以将合并微带线从首端或尾端到公共端按照如下方式中的一种进行缠绕：

从内到外；

从外到内；

以上两者的组合。

在上面的示例中，当微带线的一部分与另一部分有交叉时，使一部分微带线通过空气桥跨越另一部分微带线来解决交叉的问题。也可以使用另外的技术来解决微带线交叉的问题。可选地，可以将交叉的两部分微带线布置在不相邻的不同层中。例如，假设A段微带线与B段微带线交叉，为解决交叉问题，可以将A段微带线布置在集成电路芯片的第m层(例如第1层)中，而将B段微带线布置在与第m层不相邻的第n层(例如第3层中)中；与B段邻接的微带线部分可以布置在与B段相同或不同的芯片层中，如果位于不同层中，则可以通过层间的通孔相连。之所以将交叉的两部分微带线布置在不相邻的层中而不是相邻的层中是因为：布置在相邻层中的交叉的两部分微带线会产生电容效应，给电路带来干扰。将交叉的两部分微带线布置在不相邻的层中可降低电容效应。

在图10A-10D的示例中，两个螺旋图案S1和S2均包括多匝，可以理解的是，它们也可以均包括一匝。

螺旋图案S1和S2的每匝可以为任意适当的规则或者不规则形状，例如圆形、椭圆形、多边形，等等。在图10A-10D的示例中，S1和S2被示出为每匝的形状基本为正方形，其中图10A中正方形的每个拐角均为圆弧形，图10B中正方形的每个拐角均为斜切角，图10C和10D中正方形的每个拐角均为直角。可以理解的是，当每匝为正方形或长方形或其他多边形时，每个拐角的形状也可以是其他形状，并且多个拐角可以具有相同或不同的形状。

图11A-11D示出了根据本申请实施例的电感对的拐角形状的示意图。图11A的拐角形状为弧形，图11B的拐角形状为直角，图11C和11D的拐角形状为直角斜切，其中，图11C的拐角为内外边均斜切，图11D的拐角为仅外边斜切。当每匝为正方形或长方形时，长方形或正方形的至少一个拐角的形状可以为图11A-11D中的任一个。

在图10A-10D的示例中，公共端702到首端701之间的微带线长度与公共端702到尾端703之间的微带线长度相等。可以理解的是，公共端702也可以不位于合并微带线的中点处，而是位于其他位置，例如更靠近S1或S2的位置。

在图10A-10D的示例中，螺旋图案S1和S2是呈镜像布置的，二者为镜像图案，在图10A-10D中表现为呈轴对称布置。即螺旋图案S1和S2具有相同的配置，例如具有相同的匝数、微带线线宽和相邻匝间的间距等，只是它们的图案是相反的(缠绕方式相反)，两者关于位于两者中间的垂直于布线层的平面成对称/镜像关系。S1和S2也可以不呈镜像布置，例如，S1和S2具有不同的配置，例如，S1和S2具有不同的匝数、微带线线宽或相邻匝间的间距等，只要缠绕成的螺旋图案S1和S2的感应磁场方向相反即可。

在一个示例中，可以将螺旋图案S1和S2布置为如下这样：使得第一螺旋图案S1的包含较多微带线匝数的一侧与第二螺旋图案S2的包含较多微带线匝数的一侧相邻近，而两者的包含较少微带线匝数的侧相距较远，如图10B和10C所示。在另一示例中，可以将螺旋图案S1和S2布置为如下这样：使得第一螺旋图案S1的包含较少微带线匝数的一侧与第二螺旋图案S2的包含较少微带线匝数的一侧相邻近，而两者的包含较多微带线匝数的侧相距较远，如图10A所示。

可以理解的是，图10A-10D中的第一螺旋图案S1和第二螺旋图案S2的布置是可以互换的。

在根据本申请上述实施例的电感对中，两个电感的微带线具有一公共端，且被布置为螺旋方向相反的两个螺旋图案，使得在工作状态下当对电感对加上激励信号时两个螺旋中的电流产生的感应磁场的方向相反，从而至少部分地降低了两个电感之间的互耦/互感。

在一个示例中，可以从公共端702以及首端701和尾端703向两个螺旋图案外引出引线，以接入射频信号或连接到其他电路部分。如果引线与合并微带线有交叉点，则引线可以通过空气桥来跨越合并微带线或合并微带线通过空气桥来跨越引线。

在以上所述的电感对实施例中，电感对在集成电路芯片中被布置为具有三端：公共端702，作为电感对的第一分支端的首端701和作为电感对的第二分支端的尾端703。如前所述，这电感对的这三端可以通过引线连接到激励信号或其他电路部分。例如，可以从电感对的公共端接入射频激励信号，射频激励信号在公共端处被分流至第一微带线(第一电感)和第二微带线(第二电感)。射频激励信号一般为周期性变化的信号，例如为正弦信号。假设公共端处接入的激励信号为i_com＝I_com·sinωt。激励信号在公共端702处分成两个支路，一路流经公共端702至第一分支端(首端)701的第一螺旋图案S1，另一路流经公共端702至第二分支端(尾端)703的第二螺旋图案S2。假设第一螺旋图案S1中的激励信号为i₁(t)，第二螺旋图案S2中的激励信号为i₂(t)，假设信号没有反射(电感对三端口均处于匹配状态)，则i₁(t)+i₂(t)＝I_com·sinωt。如果公共端位于合并微带线的中点，且S1和S2为呈轴对称的图案，则在任意时刻S1和S2中的激励信号完全相同，即

在电感对中的激励信号i₁(t)和i₂(t)为周期性变化的信号，其电流大小呈周期性不均匀变化，因此产生的感应磁场也是周期性不均匀变化的；变化的磁场继而产生电场，从而产生电磁波。在S1和S2中的激励信号完全相同的情况下，由于S1和S2的螺旋方向相反，则在任意时刻S1所产生的感应磁场与S2所产生的感应磁场的大小相同且磁场方向相反，相应的感应电场也方向相反且周期性改变方向。因此，S1和S2所产生的感应磁场在很多区域会几乎完全抵消，在有些区域会部分抵消，因此由于感应磁场所导致的相应电场或电磁波也会产生抵消，从而降低了电感对的损耗。

如果公共端不位于合并微带线的中点，或S1和S2为具有不同配置的图案，则可能无法保证S1和S2中的激励信号完全相同，因此S1和S2的感应磁场相互抵消的程度与S1和S2中的激励信号完全相同的情况相比有所减弱，但在任一时刻S1和S2所产生的感应磁场仍会部分相互抵消，相互削弱电磁辐射强度，从而一定程度上降低电感对的损耗。

应当注意的是，理论上，如上所述的具有三端口(公共端、作为第一分支端的合并微带线首端和作为第二分支端的合并微带线尾端)的电感对是一个无源无损网络，由于无源网络具有互易性，因此无论激励信号从三端口中的任一端输入，电感对的损耗及其传输特性是互易的。

由于低耦合电感对的感应电磁场的辐射范围有所缩小、强度有所削弱，因此电感对和其他元件的布置间距可以更小，有利于缩小整体电路的占用面积或空间。

本申请中如上所述的低耦合电感对或电感对的各实施例可被应用于任何适当的电路中，例如，应用于如前面参照图1-9进行说明的高功率非对称开关中。因此，本申请实施例提供一种高功率非对称开关，其包括如上所述的低耦合电感对或电感对的各实施例中的任一个，还包括第一信号端、第一半导体开关模块、第二半导体开关模块、电容元件、隔离增强模块、第二信号端以及第三信号端，其中：

所述电容元件的第一端、所述电感对的公共端共接于所述第一信号端，所述电容元件的第二端接地；

所述电感对的第一分支端、所述第一半导体开关模块的第一端共接于所述第二信号端，所述第一半导体开关模块的第二端接地；

所述电感对的第二分支端、所述第二半导体开关模块的第一端共接于所述隔离增强模块的第一端，所述第二半导体开关模块的第二端接地；

所述隔离增强模块的第二端与所述第三信号端连接，

其中，所述电感对的第一分支端和第二分支端分别为所述电感对的合并微带线的首端和尾端。

关于该高功率非对称开关的其他描述请参见前面参照图1-9对高功率非对称开关进行的说明，在此不再赘述。

同样地，本申请实施例还提供一种射频收发前端芯片，其包括如上述任一实施例所述的高功率非对称开关。关于该射频收发前端芯片的细节请参见前面的描述，在此不再赘述。可以理解的是，本申请实施例并不局限于前述射频收发前端芯片的细节，相反，任意可以使用根据本申请实施例的电感对的射频收发前端芯片均落在本发明的保护范围之内。

应当理解，本申请提供的电感对的各实施例不仅适用于如上所述的高功率非对称开关或射频收发前端芯片，还适用于其他任何适当的电路或芯片。图12示出了根据本申请实施例的集成电路芯片的组成示意框图。如图12所示，集成电路芯片800包括电感对700，其中电感对700为如前所述的低耦合电感对或电感对的实施例中的任一个，其中低耦合电感对或电感对的公共端、第一分支端和第二分支端连接至集成电路芯片的其他电路部分。集成电路芯片800可以包括一个电感对700，也可以包括多个电感对700。集成电路芯片800可以是射频收发前端芯片、包含如上所述的高功率非对称开关的芯片或使用如上所述的电感对的其他任何芯片。

集成电路芯片800可以用在诸如手机的电子装置中。图13示出了根据本申请实施例的电子装置的组成示意框图。如图13所示，电子装置900包括集成电路芯片800，其中集成电路芯片800为如上所述的集成电路芯片。

电子装置900可以是任何适合应用包含如上所述的电感对的集成电路芯片的装置，例如可以是无线设备。无线设备可以是用户设备(UE)、移动站、终端、接入终端、订户单元、基站等。无线设备还可以是蜂窝电话、智能手机、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备可以是能够与无线通信系统进行通信，也可以是能够接收来自广播站的信号、来自一个或多个卫星的信号等。无线设备可以支持一个或多个无线通信技术(例如，5G、LTE、CDMA2000、WCDMA、TD-SCDMA、GSM、802.11、毫米波等)。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个功能单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个芯片单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims

1.一种布置在集成电路芯片中的低耦合电感对，其特征在于，所述低耦合电感对包括第一电感和第二电感，第一电感的一端和第二电感的一端连接在一起作为所述低耦合电感对的公共端，第一电感的另一端和第二电感的另一端分别作为所述低耦合电感对的第一分支端和第二分支端，其中，第一电感和第二电感均为螺旋电感且第一电感和第二电感的螺旋方向相反，当所述低耦合电感对处于工作状态时，第一电感和第二电感的感应磁场的磁场方向相反，以使得第一电感和第二电感之间的互感至少部分地降低。

2.根据权利要求1所述的低耦合电感对，其特征在于，第一电感和第二电感呈轴对称布置。

3.根据权利要求1-2中任一项所述的低耦合电感对，其特征在于，所述集成电路芯片为射频收发前端芯片。

4.根据权利要求3所述的低耦合电感对，其特征在于，所述射频收发前端芯片包括高功率非对称开关电路，其中所述低耦合电感对为所述高功率非对称开关电路的一部分，所述高功率非对称开关电路还包括第一信号端、第一半导体开关模块、第二半导体开关模块、电容元件、隔离增强模块、第二信号端以及第三信号端，其中：

所述隔离增强模块的第二端与所述第三信号端连接。

5.一种布置在集成电路芯片中的电感对，其特征在于，所述电感对包括第一电感和第二电感，所述第一电感和第二电感中的每个均包括具有第一端和第二端的微带线，所述第一电感和所述第二电感的微带线连接在一起形成具有首端和尾端的一合并微带线，其中，所述第一电感的微带线的第一端作为所述合并微带线的首端，所述第二电感的微带线的第二端作为所述合并微带线的尾端，所述第一电感的微带线的第二端和所述第二电感的微带线的第一端连接在一起作为所述电感对的公共端，所述合并微带线在所述集成电路芯片中绕成两个螺旋图案，并且当所述电感对处于工作状态时，形成所述两个螺旋图案的微带线中的电流所导致的感应磁场的方向是相反的。

6.根据权利要求5所述的电感对，其特征在于，所述两个螺旋图案没有交叠，并在平行于所述集成电路芯片的布线层的方向上邻近但相距一定距离。

7.根据权利要求5所述的电感对，其特征在于，所述合并微带线由多层金属材料构成，其中每层金属材料位于所述集成电路芯片的不同布线层中。

8.根据权利要求5所述的电感对，其特征在于，所述合并微带线由单层金属材料构成，其中所述单层金属材料位于所述集成电路芯片的相同或不同布线层中。

9.根据权利要求5所述的电感对，其特征在于，所述两个螺旋图案的螺旋方向相反。

10.根据权利要求5所述的电感对，其特征在于，所述两个螺旋图案中的一个由所述合并微带线从所述首端到所述公共端沿顺时针方向而绕成，所述两个螺旋图案中的另一个由所述合并微带线从所述尾端到所述公共端沿逆时针方向而绕成。

11.根据权利要求9或10所述的电感对，其特征在于，所述两个螺旋图案中的每个螺旋图案的缠绕方式为：从所述首端或所述尾端到所述公共端，将所述合并微带线按照如下方式中的一种进行缠绕：

从内到外；

从外到内；

以上两者的组合。

12.根据权利要求5所述的电感对，其特征在于，从所述公共端以及所述首端和尾端向所述两个螺旋图案外引出引线。

13.根据权利要求5所述的电感对，其特征在于，激励信号从所述公共端输入，并在公共端处被分流至第一电感和第二电感，其中第一电感和第二电感产生的磁场相反。

14.根据权利要求12所述的电感对，其特征在于，在所述引线与所述合并微带线的交叉点处，所述引线通过空气桥跨越所述合并微带线或所述合并微带线通过空气桥跨越所述引线。

15.根据权利要求10所述的电感对，其特征在于，在所述合并微带线的一部分与另一部分的交叉点处，所述一部分通过空气桥跨越所述另一部分。

16.根据权利要求10所述的电感对，其特征在于，在所述合并微带线的一部分与另一部分的交叉点处，所述一部分与所述另一部分被布置在不相邻的不同布线层中。

17.根据权利要求5所述的电感对，其特征在于，所述公共端到所述首端的微带线长度与所述公共端到所述尾端的微带线长度基本相等。

18.根据权利要求5所述的电感对，其特征在于，所述两个螺旋图案是镜像图案。

19.一种高功率非对称开关，其特征在于，包括第一信号端、第一半导体开关模块、第二半导体开关模块、如权利要求1-3中任一项所述的低耦合电感对、电容元件、隔离增强模块、第二信号端以及第三信号端，其中：

所述隔离增强模块的第二端与所述第三信号端连接。

20.一种高功率非对称开关，其特征在于，包括第一信号端、第一半导体开关模块、第二半导体开关模块、如权利要求5-18中任一项所述的电感对、电容元件、隔离增强模块、第二信号端以及第三信号端，其中：

所述隔离增强模块的第二端与所述第三信号端连接，

21.一种高功率非对称开关，其特征在于，所述高功率非对称开关包括：第一信号端、第一半导体开关模块、第二半导体开关模块、低耦合电感对、电容元件、隔离增强模块、第二信号端以及第三信号端；

所述隔离增强模块的第二端与所述第三信号端连接。

22.根据权利要求19-21中任一项所述的高功率非对称开关，其特征在于，所述第一半导体开关模块、所述第二半导体开关模块均由m*n个开关管组成，所述m*n个开关管呈阵列设置，其中m和n均为正整数。

23.根据权利要求19-21中任一项所述的高功率非对称开关，其特征在于：

所述第一半导体开关模块包括第一开关管和第二开关管，所述第一开关管的第一端与所述第二开关管的第一端共接于所述第二信号端，所述第一开关管的第二端与所述第二开关管的第二端接地；

所述第二半导体开关模块包括第三开关管和第四开关管，所述第三开关管的第一端与所述第四开关管的第一端共接于所述隔离增强模块的第一端，所述第三开关管的第二端与所述第四开关管的第二端接地。

24.根据权利要求23所述的高功率非对称开关，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管为CMOS、Bi-CMOS、HEMT中任意一种。

25.根据权利要求19-21中任一项所述的高功率非对称开关，其特征在于，所述隔离增强模块包括微带线和第三半导体开关模块，其中所述微带线的第一端连接于所述第二电感的第二端，所述微带线的第二端与所述第三半导体开关模块的第一端共接于所述第三信号端，所述第三半导体开关模块的第二端接地。

26.根据权利要求25所述的高功率非对称开关，其特征在于，所述第三半导体开关模块包括第五开关管。

27.根据权利要求26所述的高功率非对称开关，其特征在于，所述第五开关管为CMOS、Bi-CMOS、HEMT中任意一种。

28.一种集成电路芯片，其特征在于，包括如权利要求1-4中任一项所述的低耦合电感对，其中所述低耦合电感对的公共端、第一分支端和第二分支端连接至所述集成电路芯片的其他电路部分。

29.一种集成电路芯片，其特征在于，包括如权利要求5-18中任一项所述的电感对，其中所述电感对的公共端、第一分支端和第二分支端连接至所述集成电路芯片的其他电路部分，其中所述电感对的第一分支端和第二分支端分别为所述电感对的合并微带线的首端和尾端。

30.一种射频收发前端芯片，其特征在于，包括如权利要求19-27中任一项所述的高功率非对称开关。

31.根据权利要求30所述的射频收发前端芯片，其特征在于，所述射频收发前端芯片还包括信号处理端、天线接入端、功率放大器、低噪声放大器以及小功率开关，其中：

32.一种电子装置，其特征在于，包括如权利要求31所述的集成电路芯片。