CN219162563U - 基于bds的自动打铃系统 - Google Patents

Abstract

本实用新型公开了基于BDS的自动打铃系统，该系统包括：卫星天线，北斗时间接收电路，处理器电路以及打铃电路，当卫星天线接收到卫星下发的广播电文后，北斗时间接收电路进行解析确定UTC时间，由其卫星导航模块的秒脉冲输出端输送至处理器电路，处理器电路中的单片机模块根据接收到的高精度时间与设定的打铃时间相比较，当判定到达打铃时间时，单片机模块的打铃输出端控制打铃电路中的蜂鸣器进行打铃。通过本实用新型中的技术方案，实现了基于BDS的自动打铃系统，能够提供时间精度较高、累积误差较小的打铃提示。

Description

基于BDS的自动打铃系统

技术领域

本实用新型涉及电路的技术领域，具体而言，涉及基于BDS的自动打铃系统。

背景技术

随着我国北斗卫星导航系统(BDS)的逐渐商用，越来越多的产品可以使用国产导航系统来实现定时、定位功能。现代社会各个方面，都存在对高精度的授时(打铃)系统提出了一定的需求，如电网运行、高速数字通信、移动通信、计算机网络安全、智慧交通、测绘、科学计量等等。

而现有的打铃系统通常是基于晶振或实时时钟芯片确认打铃系统时间信息，而此类基于晶振或实时时钟芯片的方式，在长期的运行中会积累较大的时间误差，导致无法适用于高精度的打铃系统。

实用新型内容

本实用新型的目的在于：以BDS授时技术为基础，利用单片机芯片及相关的外围电路组成高精度、低功耗的自动打铃系统，以满足时间精度较高、累积误差较小的打铃需求。

本实用新型的技术方案是：提供了基于BDS的自动打铃系统，该系统包括：所述系统包括：卫星天线，北斗时间接收电路，处理器电路以及打铃电路，其中，卫星天线为IPEX接口双模短天线；北斗时间接收电路包括电连接的IPEX座子、卫星导航模块、串口模块、稳压电路，其中，IPEX座子电连接于卫星导航模块的天线信号输入端，IPEX座子用于外接卫星天线，串口模块的输入端电连接于卫星导航模块的秒脉冲输出端，串口模块的输出端电连接于处理器电路的时间数据输入端，稳压电路设置于卫星导航模块的供电端；处理器电路包括电连接的单片机模块、第一时序电路，其中，第一时序电路中设置有第一晶体振荡器，第一晶体振荡器的两端分别连接于单片机模块的时序输入端，第一晶体振荡器的上端电连接于第一电容的一端，述第一晶体振荡器的下端电连接于第二电容的一端，第一电容的另一端与第二电容的另一端串联后连接于系统的低电平接地端，单片机模块的打铃输出端电连接于打铃电路的输入端；打铃电路的输入端设置有打铃电阻，打铃电阻电连接于打铃三极管的基极，打铃三极管的发射极电连接于系统的供电端，打铃三极管的集电极电连接于蜂鸣器的第一供电端，蜂鸣器的第二供电端连接于系统的低电平接地端。

上述任一项技术方案中，进一步地，系统还包括：时钟同步电路；时钟同步电路电连接于单片机模块的时钟同步端，时钟同步电路用于根据预设同步周期，对单片机模块确定的时间信息进行系统时间同步，其中，时钟同步电路包括电连接的时钟芯片、第二时序电路，第二时序电路中设置有第二晶体振荡器，第二晶体振荡器的两端分别电连接于时钟芯片的晶振管脚，第二晶体振荡器的上端电连接于第三电容的一端，述第二晶体振荡器的下端电连接于第四电容的一端，第三电容的另一端与第四电容的另一端串联后连接于系统的低电平接地端。

上述任一项技术方案中，进一步地，系统还包括：显示电路；显示电路的输入端电连接于单片机模块的输出接口P0，显示电路的输入端还电连接于上拉电阻组的一端，上拉电阻组的另一端电连接于系统的供电端。

上述任一项技术方案中，进一步地，系统还包括：按键电路；按键电路电连接于单片机模块的打铃时间查看端，按键电路电闭合时，显示电路显示单片机模块中设定的打铃时间。

上述任一项技术方案中，进一步地，处理器电路还包括：复位电路；复位电路中设置有复位开关，复位开关的并联有第五电容，第五电容的一端连接于系统的供电端，第五电容的另一端串联复位电阻后电连接于系统的低电平接地端。

上述任一项技术方案中，进一步地，打铃电路还包括：打铃二极管；打铃二极管的正极电连接于蜂鸣器的第二供电端，打铃二极管的负极电连接于蜂鸣器的第一供电端。

上述任一项技术方案中，进一步地，北斗时间接收电路还包括：存储模块；存储模块的数据接收端通过第一I²C总线电连接于卫星导航模块的I²C数据接口，存储模块的时钟接收端通过第二I²C总线电连接于卫星导航模块的I²C时钟接口。

本实用新型的有益效果是：

本实用新型中的技术方案，将单片机模块和卫星导航模块作为主模块，配合外围电路，组成了一种时间精度高、功耗低的自动打铃系统。通过设置多组不同的打铃需求进行功能验证，本实用新型中的打铃系统走时精确、累积误差较小，能够满足高精度的打铃系统的需求。同时，该系统占用资源少、能耗低，能够满足打铃系统长时间运行的需求。

本实用新型还通过设置时钟同步电路，对单片机模块确定的时间信息进行系统时间同步，保证打铃系统在卫星信号异常(信号减弱甚至无信号)情况下仍能够提供精确的打铃时间，以保证系统长期运行的可靠性。

附图说明

本实用新型的上述和/或附加方面的优点在结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本实用新型的一个实施例的基于BDS的自动打铃系统的示意框图；

图2是根据本实用新型的一个实施例的北斗时间接收电路的示意图；

图3是根据本实用新型的一个实施例的卫星导航模块引脚说明示意图；

图4是根据本实用新型的一个实施例的处理器电路的示意图；

图5是根据本实用新型的一个实施例的打铃电路的示意图；

图6是根据本实用新型的一个实施例的显示电路的示意图；

图7是根据本实用新型的一个实施例的时钟同步电路的示意图；

图8是根据本实用新型的一个实施例的按键电路的示意图。

具体实施方式

为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是，在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互结合。

在下面的描述中，阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的其他方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。

如图1所示，本实施例提供了基于BDS的自动打铃系统，该系统包括：卫星天线，北斗时间接收电路10，处理器电路20以及打铃电路30，其中，卫星天线为IPEX接口双模短天线；

本实施例以北斗卫星导航系统BDS作为自动打铃系统的时间源，利用北斗时间接收电路10来接收卫星广播数据，将收到的数据下发给处理器电路20，由处理器电路20基于北斗数据解析协议提取UTC时间信息，当处理器电路20判定到达设定的打铃时间时，由打铃电路30进行打铃报时。

本实施例以北斗时间接收电路10和STC98C52单片机组成的硬件系统架构，其中，北斗时间接收电路10可以选用ATGM336H系列的时间接收模块作为电路主模块，该系列模块支持多种主流卫星导航系统，如中国的BDS、美国的GPS等。

如图2所示，北斗时间接收电路10包括电连接的IPEX座子、卫星导航模块U3、串口模块P1、稳压电路U4，其中，IPEX座子电连接于卫星导航模块U3的天线信号输入端RF_IN，IPEX座子用于外接卫星天线，串口模块P1的输入端电连接于卫星导航模块U3的秒脉冲输出端PSS，串口模块P1的输出端电连接于处理器电路20的时间数据输入端P3.0，稳压电路U4设置于卫星导航模块U3的供电端；

本实施例中，卫星导航模块U3选用ATGM336H-5N-31芯片，对应的引脚说明如图3所示。

具体的，当系统上电后，对卫星导航模块U3(ATGM336H-5N-31芯片)进行上电初始化，之后便可根据该芯片的自身功能搜索可用卫星并发送定位请求，当搜索到卫星后开始接收卫星下发的广播电文，通过串口模块P1，将接收到的广播电文作为时间数据，输入至处理器电路20的时间数据输入端P3.0。

本实施例中，北斗时间接收电路10还包括：存储模块U2；存储模块U2的数据接收端通过第一I²C总线电连接于卫星导航模块U3的I²C数据接口SDA，存储模块U2的时钟接收端通过第二I²C总线电连接于卫星导航模块U3的I²C时钟接口SCL。

如图4所示，处理器电路20包括电连接的单片机模块U1、第一时序电路，其中，第一时序电路中设置有第一晶体振荡器Y1，第一晶体振荡器Y1的两端分别连接于单片机模块U1的时序输入端XTAL1、XTAL2，第一晶体振荡器Y1的上端电连接于第一电容C2的一端，述第一晶体振荡器Y1的下端电连接于第二电容C3的一端，第一电容C2的另一端与第二电容C3的另一端串联后连接于系统的低电平接地端，单片机模块U1的打铃输出端P2.3电连接于打铃电路30的输入端；

具体的，第一电容C2和第二电容C3为两个20pF陶瓷电容，第一晶体振荡器Y1的频率为11.05926Mhz。单片机模块U1为89C52系列的单片机，以对各个功能电路进行控制。

需要说明的是，本实施例并不限定单片机模块U1对各功能电路的控制方式进行限定。

本实施例中，处理器电路20还包括：复位电路；复位电路中设置有复位开关S0，复位开关S0的并联有第五电容C1，第五电容C1的一端连接于系统的供电端，第五电容C1的另一端串联复位电阻R1后电连接于系统的低电平接地端。

具体的，第五电容C1为10pF的陶瓷电容，复位电阻R1的阻值为10k。

本实施例中，通过单片机模块U1、第一时序电路、复位电路组成51单片机最小系统，以保证处理器电路20的高性能、低功耗。

如图5所示，打铃电路30的输入端设置有打铃电阻R2，打铃电阻R2电连接于打铃三极管Q1的基极，打铃三极管Q1的发射极电连接于系统的供电端，打铃三极管Q1的集电极电连接于蜂鸣器LS1的第一供电端，蜂鸣器LS1的第二供电端连接于系统的低电平接地端。

本实施例中，打铃电路30还包括：打铃二极管D1；打铃二极管D1的正极电连接于蜂鸣器LS1的第二供电端，打铃二极管D1的负极电连接于蜂鸣器LS1的第一供电端。

具体的，由单片机模块U1根据设定的功能，实时对比设定的打铃时间与根据广播报文解析出的UTC时间信息，包括小时和分钟进行比较，当两者相等时，则触发蜂鸣器LS1工作，实现打铃功能。

进一步的，如图6所示，该系统还包括：时钟同步电路40；时钟同步电路40电连接于单片机模块U1的时钟同步端，时钟同步电路40用于根据预设同步周期，对单片机模块U1确定的时间信息进行系统时间同步，其中，时钟同步电路40包括电连接的时钟芯片U8、第二时序电路，第二时序电路中设置有第二晶体振荡器Y3，第二晶体振荡器Y3的两端分别电连接于时钟芯片U8的晶振管脚，第二晶体振荡器Y3的上端电连接于第三电容C21的一端，述第二晶体振荡器Y3的下端电连接于第四电容C22的一端，第三电容C21的另一端与第四电容C22的另一端串联后连接于系统的低电平接地端。

具体的，为了使得本实施例中的自动打铃系统能稳定可靠的运行，考虑到卫星信号会因高程建筑或是恶劣天气影响，因此设定时钟同步电路40。选用DS1302时钟芯片作为时钟同步电路40中的时钟芯片U8，该芯片是一款自带31字节RAM的时钟芯片，能分别对日期、时间以及星期进行自动计时，并自带闰年补偿机制，其正常工作电压为2.0V～5.5V。

进一步的，如图7所示，该系统还包括：显示电路50；显示电路50的输入端电连接于单片机模块U1的输出接口P0，显示电路50的输入端还电连接于上拉电阻组RP1的一端，上拉电阻组RP1的另一端电连接于系统的供电端。

具体的，显示电路50由LCD1602液晶显示器作为主体部分，由于单片机模块U1的输出接口P0无法输出高电平，因此，为了LCD1602液晶显示器能够正常显示单片机模块U1输出接口P0的输出数据，在相应的接口上外接上拉电阻组RP1，使输出接口P0输出高电平。

进一步的，如图8所示，该系统还包括：按键电路60；按键电路60电连接于单片机模块U1的打铃时间查看端P3.7，按键电路60电闭合时，显示电路50显示单片机模块U1中设定的打铃时间。

具体的，按键电路60与单片机模块U1的端口P3.7电连接，采用独立式按钮，通过查询完成读取键盘功能，用于查看所设定的打铃时间和返回正常走时模式的功能。

以上结合附图详细说明了本实用新型的技术方案，本实用新型提出了基于BDS的自动打铃系统，包括：卫星天线，北斗时间接收电路，处理器电路以及打铃电路，当卫星天线接收到卫星下发的广播电文后，北斗时间接收电路进行解析确定UTC时间，由其卫星导航模块U3的秒脉冲输出端PSS输送至处理器电路，处理器电路中的单片机模块U1根据接收到的高精度时间与设定的打铃时间相比较，当判定到达打铃时间时，单片机模块U1的打铃输出端P2.3控制打铃电路中的蜂鸣器进行打铃。通过本实用新型中的技术方案，实现了基于BDS的自动打铃系统，能够提供时间精度较高、累积误差较小的打铃提示。

在本实用新型中，术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

附图中的各个部件的形状均是示意性的，不排除与其真实形状存在一定差异，附图仅用于对本实用新型的原理进行说明，并非意在对本实用新型进行限制。

尽管参考附图详地公开了本实用新型，但应理解的是，这些描述仅仅是示例性的，并非用来限制本实用新型的应用。本实用新型的保护范围由附加权利要求限定，并可包括在不脱离本实用新型保护范围和精神的情况下针对实用新型所作的各种变型、改型及等效方案。

Claims (7)

1.基于BDS的自动打铃系统，其特征在于，所述系统包括：卫星天线，北斗时间接收电路(10)，处理器电路(20)以及打铃电路(30)；

所述北斗时间接收电路(10)包括电连接的IPEX座子、卫星导航模块(U3)、串口模块(P1)、稳压电路(U4)，其中，所述IPEX座子电连接于所述卫星导航模块(U3)的天线信号输入端，所述IPEX座子用于外接所述卫星天线，所述串口模块(P1)的输入端电连接于所述卫星导航模块(U3)的秒脉冲输出端，所述串口模块(P1)的输出端电连接于所述处理器电路(20)的时间数据输入端(P3.0)，所述稳压电路(U4)设置于所述卫星导航模块(U3)的供电端；

所述处理器电路(20)包括电连接的单片机模块(U1)、第一时序电路，其中，所述第一时序电路中设置有第一晶体振荡器(Y1)，所述第一晶体振荡器(Y1)的两端分别连接于所述单片机模块(U1)的时序输入端，所述第一晶体振荡器(Y1)的上端电连接于第一电容(C2)的一端，所述述第一晶体振荡器(Y1)的下端电连接于第二电容(C3)的一端，所述第一电容(C2)的另一端与所述第二电容(C3)的另一端串联后连接于所述系统的低电平接地端，所述单片机模块(U1)的打铃输出端(P2.3)电连接于所述打铃电路(30)的输入端；

所述打铃电路(30)的输入端设置有打铃电阻(R2)，所述打铃电阻(R2)电连接于打铃三极管(Q1)的基极，所述打铃三极管(Q1)的发射极电连接于所述系统的供电端，所述打铃三极管(Q1)的集电极电连接于蜂鸣器(LS1)的第一供电端，所述蜂鸣器(LS1)的第二供电端连接于所述系统的低电平接地端。

2.如权利要求1所述的基于BDS的自动打铃系统，其特征在于，所述系统还包括：时钟同步电路(40)；

所述时钟同步电路(40)电连接于所述单片机模块(U1)的时钟同步端，所述时钟同步电路(40)用于根据预设同步周期，对所述单片机模块(U1)确定的时间信息进行系统时间同步，

其中，所述时钟同步电路(40)包括电连接的时钟芯片(U8)、第二时序电路，所述第二时序电路中设置有第二晶体振荡器(Y3)，所述第二晶体振荡器(Y3)的两端分别电连接于所述时钟芯片(U8)的晶振管脚，所述第二晶体振荡器(Y3)的上端电连接于第三电容(C21)的一端，所述述第二晶体振荡器(Y3)的下端电连接于第四电容(C22)的一端，所述第三电容(C21)的另一端与所述第四电容(C22)的另一端串联后连接于所述系统的低电平接地端。

3.如权利要求1所述的基于BDS的自动打铃系统，其特征在于，所述系统还包括：显示电路(50)；

所述显示电路(50)的输入端电连接于所述单片机模块(U1)的输出接口P0，所述显示电路(50)的输入端还电连接于上拉电阻组(RP1)的一端，所述上拉电阻组(RP1)的另一端电连接于所述系统的供电端。

4.如权利要求3所述的基于BDS的自动打铃系统，其特征在于，所述系统还包括：按键电路(60)；

所述按键电路(60)电连接于所述单片机模块(U1)的打铃时间查看端(P3.7)，所述按键电路(60)电闭合时，所述显示电路(50)显示所述单片机模块(U1)中设定的打铃时间。

5.如权利要求1所述的基于BDS的自动打铃系统，其特征在于，所述处理器电路(20)还包括：复位电路；

所述复位电路中设置有复位开关(S0)，所述复位开关(S0)的并联有第五电容(C1)，所述第五电容(C1)的一端连接于所述系统的供电端，所述第五电容(C1)的另一端串联复位电阻(R1)后电连接于所述系统的低电平接地端。

6.如权利要求1所述的基于BDS的自动打铃系统，其特征在于，所述打铃电路(30)还包括：打铃二极管(D1)；

所述打铃二极管(D1)的正极电连接于所述蜂鸣器(LS1)的第二供电端，所述打铃二极管(D1)的负极电连接于所述蜂鸣器(LS1)的第一供电端。

7.如权利要求1所述的基于BDS的自动打铃系统，其特征在于，所述北斗时间接收电路(10)还包括：存储模块(U2)；

所述存储模块(U2)的数据接收端通过第一I²C总线电连接于所述卫星导航模块(U3)的I²C数据接口(SDA)，所述存储模块(U2)的时钟接收端通过第二I²C总线电连接于所述卫星导航模块(U3)的I²C时钟接口(SCL)。

Images