CN218414205U - 多相耦合电感和多相交错dcdc转换器 - Google Patents

Abstract

本实用新型公开一种多相耦合电感和多相交错DCDC转换器，其中，多相耦合电感包括多个拼接块和多相绕组，多个拼接块具有至少三个磁柱，多个拼接块中至少包括一个拼接块用于形成两相耦合电感；各相绕组分别绕设于至少三个磁柱，以用于形成多相耦合电感，其中，多相耦合电感中任两相耦合电感间具有反耦合特性。本实用新型技术方案能够解决多相耦合电感较长时容易变形的问题，以降低制造难度，同时又能改善多相耦合之间的耦合均衡问题。

Description

多相耦合电感和多相交错DCDC转换器

技术领域

本实用新型涉及电感技术领域，特别涉及一种多相耦合电感和多相交错DCDC转换器。

背景技术

DCDC转换器是转变输入电压并有效输出固定电压的电压转换器。在多相交错DCDC转换器的电路中，每一相电路都需要连接电感。为较小体积，出现了将多个电感集成在一起的多相耦合电感。

现有的多相耦合电感包括两个相对设置的盖板、连接这两个盖板的多个磁柱以及多个绕组，每个磁柱绕设有一个绕组，以形成一个电感。这种多相耦合电感，当耦合电感的相数继续增加时，磁柱的数量也要增加，因此整个多相耦合电感的长度就会增加，而两个盖板中的磁通是可以相互抵消的，因此两个盖板的厚度不需要随着相数的增加而增加，从而随着相数的增加，盖板的长度和厚度的比值会增大，当长度与厚度的比值较大时，现有的制造工艺水平难以保证这种多相耦合电感不会发生变形，需要较高的制造精度，制造较为困难。

实用新型内容

本实用新型的主要目的是提供一种耦合电感和多相交错DCDC转换器，旨在解决多相耦合电感较长时容易变形的问题，以降低制造难度。

为实现上述目的，本实用新型提出的多相耦合电感包括：

多个拼接块，所述多个拼接块具有至少三个磁柱，所述多个拼接块中至少包括一个所述拼接块用于形成两相耦合电感；和

多相绕组，各相绕组分别绕设于所述至少三个磁柱，以用于形成所述多相耦合电感，其中，所述多相耦合电感中任两相耦合电感间具有反耦合特性。

可选地，所述多个拼接块包括：至少一个第一类拼接块和至少一个第二类拼接块，其中，所述第一类拼接块设有两个并列设置的磁柱，所述第二类拼接块设有一个磁柱。

可选地，所述多个拼接块还包括：辅助拼接块，所述辅助拼接块用于连接相邻两所述拼接块；

当所述多个拼接块包括多个第一类拼接块时，相邻两所述第一类拼接块之间设置有一辅助拼接块。

可选地，当所述多个拼接块包括若干第一类拼接块和第二类拼接块时，所述第二类拼接块夹设于两所述第一类拼接块之间。

可选地，所述多个拼接块具有三个磁柱；

所述多相绕组设有三个，每相所述绕组包括至少两个绕线段，同一磁柱上交错绕制不同相的绕线段。

可选地，每相所述绕组包括两个绕线段，第一个所述磁柱上的一绕线段与第二个所述磁柱上的一绕线段串联连接，第二个所述磁柱上的另一绕线段与第三个所述磁柱上的一绕线段串联连接，第三个所述磁柱上的另一绕线段与第一个所述磁柱上的另一绕线段串联连接，串联连接的两个所述绕线段中的电流产生的磁通相互加强；

或者，每相所述绕组包括三个绕线段；

在第一个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

在第二个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

在第三个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

其中，第一个所述磁柱的第一个绕线段与第一个所述磁柱的第三个绕线段、第二个所述磁柱的第二个绕线段串联连接，第二个所述磁柱的第一个绕线段与第二个所述磁柱的第三个绕线段、第三个所述磁柱的第二个绕线段串联连接，第三个所述磁柱的第一个绕线段与第三个所述磁柱的第三个绕线段、第一个所述磁柱的第二个绕线段串联连接，串联连接的三个所述绕线段中的电流产生的磁通相互加强。

可选地，所述拼接块包括两相对设置的磁芯单元，两所述磁芯单元间隔设置，形成第一气隙，所述第一气隙用于调节所述磁柱的磁导率。

可选地，所述多个拼接块包括：一对E型磁芯和一对F型磁芯，所述一对E型磁芯拼接形成第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，所述一对F型磁芯拼接形成第二拼接块，所述第二拼接块具有一所述磁柱和一解耦磁柱，其中，所述解耦磁柱用于调节所述相邻两相耦合电感间的漏磁通；

或，所述多个拼接块包括：两对E型磁芯和一对T型磁芯，两对所述E型磁芯分别拼接形成两个所述第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，两所述T型磁芯拼接形成第三拼接块，所述第三拼接块具有一解耦磁柱，在所述多相耦合电感的长度方向上，相邻两所述第一拼接块之间设有一所述第三拼接块；

或，所述多个拼接块包括：两对E型磁芯、一对T型磁芯以及一对F型磁芯，所述一对E型磁芯拼接形成第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，所述一对F型磁芯拼接形成第二拼接块，所述第二拼接块具有一所述磁柱和一解耦磁柱，所述一对T型磁芯拼接形成第三拼接块，所述第三拼接块具有一解耦磁柱，在所述多相耦合电感的长度方向上，相邻两所述第一拼接块之间设有一所述第三拼接块，所述第二拼接块位于所述多相耦合电感的长度方向排列的首端或末端。

可选地，所述解耦磁柱具有第二气隙，所述第二气隙用于调节漏感感量。

本实用新型还提出一种多相交错DCDC转换器，包括多相耦合电感，所述多相耦合电感包括：

多个拼接块，所述多个拼接块具有至少三个磁柱，所述多个拼接块中至少包括一个所述拼接块用于形成两相耦合电感；和

多相绕组，各相绕组分别绕设于所述至少三个磁柱，以用于形成所述多相耦合电感，其中，所述多相耦合电感中任两相耦合电感间具有反耦合特性。

本实用新型技术方案多相耦合电感包括多个拼接块和多相绕组，多个拼接块具有至少三个磁柱，多个拼接块中至少包括一个拼接块用于形成两相耦合电感；各相绕组分别绕设于至少三个磁柱，以用于形成多相耦合电感，其中，多相耦合电感中任两相耦合电感间具有反耦合特性。通过多个拼接块拼接形成三相耦合电感或大于三相的耦合电感，由于多相耦合电感是由多个拼接块拼接形成的，拼接块的长度不会太长，从而拼接块制造过程中不容易变形，无需高精度，便于制造，从而可以解决多相耦合电感较长时容易变形的问题，以降低制造难度。并且，由于任意两磁柱之间可以相互反耦合，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型多相耦合电感一实施例的结构示意图；

图2为图1中多相耦合电感去除绕组的结构示意图；

图3a为图1中多相耦合电感的绕组电流方向的示意图；

图3b为图1中多相耦合电感的等效电路图；

图4a为本实用新型多相耦合电感另一实施例的的绕组电流方向的示意图；

图4b为图4a中多相耦合电感的等效电路图；

图5为本实用新型多相耦合电感又一实施例的的绕组电流方向的示意图；

图6a为本实用新型多相耦合电感由U型磁芯、L型磁芯拼接形成三相耦合电感的一实施例的结构示意图；

图6b为图6a中多相耦合电感的绕组电流方向的示意图；

图7为图6a中多相耦合电感的爆炸图；

图8为E型磁芯、T型磁芯拼接形成四相耦合电感的一实施例的结构示意图；

图9a为图8中多相耦合电感的爆炸图；

图9b为图8中多相耦合电感的绕组电流方向的示意图；

图10a为E型磁芯、T型磁芯拼接形成六相耦合电感的一实施例的结构示意图；

图10b为图10a的中多相耦合电感一实施例的爆炸图；

图10c为图10a中多相耦合电感的绕组电流方向的示意图；

图11为U型磁芯、I型磁芯拼接形成四相耦合电感的一实施例的结构示意图；

图12a为图11中多相耦合电感的爆炸图；

图12b为图11中多相耦合电感的绕组电流方向的示意图；

图13为U型磁芯、I型磁芯拼接形成六相耦合电感的一实施例的结构示意图；

图14a为图13中多相耦合电感的爆炸图；

图14b为图13中多相耦合电感的绕组电流方向的示意图；

图15为U型磁芯、T型磁芯拼接形成五相耦合电感的一实施例的结构示意图；

图16a为图15中多相耦合电感的爆炸图；

图16b为图15中多相耦合电感的绕组电流方向的示意图；

图17为U型磁芯、I型磁芯拼接、L型磁芯拼接形成五相耦合电感的一实施例的结构示意图；

图18a为图17中多相耦合电感的爆炸图；

图18b为图17中多相耦合电感的绕组电流方向的示意图；

图19为U型磁芯、T型磁芯、F型磁芯拼接形成五相耦合电感的一实施例的结构示意图；

图20a为图19中多相耦合电感的爆炸图；

图20b为图19中多相耦合电感的绕组电流方向的示意图；

图21为本实用新型多相交错DCDC转换器的双向多相交错Buck-Boost拓扑电路一实施例的电路示意图。

附图标号说明：

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

针对背景技术所反映的技术问题，本实用新型提出一种多相耦合电感，旨在解决多相耦合电感较长时容易变形的问题。

下面将在具体实施例中对本实用新型提出的多相耦合电感的具体结构进行说明：

如图1、图6a、图8、图11、图13、图15、图17以及图19所示，在本实用新型多相耦合电感100一实施例中，该多相耦合电感100包括多个拼接块10和多相绕组13，多个拼接块10具有至少三个磁柱11，多个拼接块10中至少包括一个拼接块10用于形成两相耦合电感；各相绕组13分别绕设于至少三个磁柱11，以用于形成多相耦合电感100，其中，多相耦合电感100中任两相耦合电感间具有反耦合特性。

在本实施例中，反耦合是指当两个绕组13中的电流产生的磁通在磁柱11中相互抵消时，两相电感之间为反耦合关系。例如：当三相绕组13中的电流如图3a所示的方向流动时，第一相绕组13的磁通向上，第二相绕组13的磁通也向上，第一相绕组13与第二相绕组13产生的磁通在磁柱11中相互抵消，第一相绕组13与第二相绕组13是反耦合关系。

在本实施例中，通过多个拼接块10沿多相耦合电感100的长度方向依次拼接，以使若干磁柱11沿多相耦合电感100的长度依次并排设置，以形成三相耦合电感或大于三相的耦合电感，由于多相耦合电感100是由多个拼接块10拼接形成的，单个拼接块10的长度不会太长，从而拼接块10制造过程中不容易变形，无需高精度，便于制造，从而可以解决多相耦合电感100较长时容易变形的问题，以降低制造难度。并且，由于任意两磁柱11之间可以相互反耦合，因此可以有效减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低。同时，多相绕组13中的电流所产生的磁通相互抵消，多相耦合电感100工作于多相反耦合状态，从而又能改善多相耦合之间的耦合均衡问题。

在一个实施例中，每个磁柱11绕制的绕组13中的电流方向可以是相同的。当然可以理解的是，每个磁柱11绕制的绕组13中的电流方向也可以是不同的，具体的可以根据实际情况设计，本说明书实施例对此不作限定。

在一个具体实施例中，当三相耦合电感中三相绕组13的电流如图3a所示的方向流动时，三相绕组13中的电流所产生的磁通相互抵消，三相耦合电感工作于三相反耦合状态，任两相耦合电感间具有反耦合特性。实现多相耦合电感100中任两相耦合电感间具有反耦合特性的方式不限于本说明书实施例中的举例，所属领域技术人员在本说明书实施例技术精髓的启示下，还可能做出其它变更，但只要其实现的功能和效果与本说明书实施例相同或相似，均应涵盖于本说明书实施例保护范围内。

在一个实施例中，磁柱11用于缠绕线圈。解耦磁柱30上不缠绕线圈，解耦磁柱30可以通过设置气隙或者采用比磁柱11的磁导率低的材料制作，来调节漏感感量，也即，调节漏磁通。多个拼接块10用于相互拼接，以组成多相耦合电感100的主体部。其中，拼接块10可以具有磁柱11；拼接块10也可以具有解耦磁柱30；拼接块10还可以同时具有磁柱11和解耦磁柱30；拼接块10还可以既不具有磁柱11，也不具有解耦磁柱30，而是起到连接作用。当拼接块10具有磁柱11时，拼接块10设置磁柱11的数量可以是1个、2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。当拼接块10具有解耦磁柱30时，拼接块10设置解耦磁柱30的数量可以是1个。当拼接块10同时具有磁柱11和解耦磁柱30时，磁柱11的数量可以是1个、2个、3个、4个、5个等，解耦磁柱30的数量可以是1个、2个、3个、4个、5个等，其中，两个磁柱11之间设置一个解耦磁柱30，磁柱11的数量和解耦磁柱30的数量本领域技术人员可以根据实际需求进行设置。多个拼接块10沿多相耦合电感100的长度方向依次拼接，多相耦合电感100的长度方向，如图中的左右方向。拼接块10的数量可以是2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。使若干磁柱11沿多相耦合电感100的长度依次并排设置，每一个磁柱11的轴线方向为多相耦合电感100的宽度方向，如图中的前后方向，然后，多个磁柱11沿多相耦合电感100的长度方向依次并排设置。每一磁柱11绕设有一绕组13，以构成每个电感，也即，一磁柱11绕设一绕组13，构成一电感。

实际应用中，由于每个拼接块10上设置的磁柱11数量可以相同，也可以不同，从而可以有多种方式组成多相耦合电感100。例如，第一种组合：一个拼接块10具有两个磁柱11，另一个拼接块10具有一个磁柱11，两者相互拼接，可以形成三相耦合电感的主体。第二种组合：定义N为大于或等于2的正整数，N个拼接块10都具有两个磁柱11。N-1对拼接块10既不具有磁柱11，也不具有解耦磁柱30，而是起到连接作用。其中，两个具有两个磁柱11的拼接块10之间设有一对不具有磁柱11的拼接块10，依此对多个拼接块10进行拼接，以形成多相耦合电感100的主体。这样，可以满足2N相的电路中的电感需求，也即2N相耦合电感，且方便大规模加工制造，提高生产效率。第三种组合：定义N为大于或等于2的正整数，N个拼接块10都具有两个磁柱11。N-1对拼接块10既不具有磁柱11，也不具有解耦磁柱30，而是起到连接作用。其中，两个具有两个磁柱11的拼接块10之间设有一对不具有磁柱11的拼接块10，依此对多个拼接块10进行拼接，并在拼接形成的主体的首部或尾部拼接上设有一个磁柱11的拼接块10，从而可以满足2N+1相的电路中的电感需求，也即2N+1相耦合电感，且结构简单，便于加工制造。除上述组合方式外，还有多种组合方式，本领域技术人员可以根据实际应用的电路的相数和利于制造的需求进行合理的组合设计，本说明书实施例对此不作限定。

在多相电路中，相与相之间存在相位差，例如：三相电路中，相与相之间的相位差为120°，同理，n相电路中，相与相之间的相位差为360°/n。本实用新型将多相的电感集中在一个磁元件上，可以进一步减小每一相电感中的电流纹波，因此可以减小纹波电流导致的开关器件的交流损耗和其他与纹波电流相关的线路交流损耗；同时多相耦合电感100相比于分立的电感，可以进一步减小多相耦合电感100的体积，减小安装空间与安装空间，降低了成本。

需要说明的是，拼接块10之间的拼接可以是粘接连接，也可以是焊接连接，还可以是通过设置连接块进行连接，还可以是其他有效的连接方式。拼接块10具体结构，本领域技术人员可以根据实际应用需求进行设置。例如，为了便于规模化生产，只设有一个磁柱11的拼接块10可以制作成“C”形，或者“工”字形，这样可以直接进行拼装。当然，为了简化结构，及方便连接，在设有两个磁柱11的拼接块10连接中，可以在两个拼接块10之间设置连接块，也即相邻两个拼接块10通过连接块进行连接，这样，既简化了该拼接块10的结构，又可以便于连接。

如图6a、图8、图15以及图17所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10可以包括：至少一个第一类拼接块15和至少一个第二类拼接块17，其中，第一类拼接块15可以具有两个并列设置的磁柱11，第二类拼接块17可以具有一个磁柱11。

在本实施例中，上述第一类拼接块15可以包括E型磁芯1015、U型磁芯1011、F型磁芯1016等类型的磁芯，第二类拼接块17可以包括：T型磁芯1014、I型磁芯1013、L型磁芯1012等类型的磁芯。当然可以理解的是，第一类拼接块15、第二类拼接块17还可以为其它可能的形状，具体的可以根据实际需求确定，本说明书实施例对此不作限定。

在本实施例中，通过每一第一类拼接块15设有两个并列设置的磁柱11，第二类拼接块17设有一个磁柱11，若干第一类拼接块15和第二类拼接块17拼接，可以拼接形成三相及三相以上的奇数相耦合电感，并且，结构简单，便于生产制造。另外，可以组减少装气隙，使得相与相之间的不平衡程度减弱。

实际应用中，第一类拼接块15可以是0个、1个、2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。第二类拼接块17可以是1个、2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。例如：两个第一类拼接块15和一个第二类拼接块17进行拼接，可以组合形成一个五相耦合电感。同理，七相耦合电感可以由三个第一类拼接块15和一个第二类拼接块17拼接形成，相当于在一个五相耦合电感拼接上一个第一类拼接块15。七相以上的奇数相耦合电感同理可得，在此不再赘述。

如图8、图13以及图17所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10还可以包括：辅助拼接块19，辅助拼接块19用于连接相邻两拼接块10；当多个拼接块10包括多个第一类拼接块15时，相邻两第一类拼接块15之间可以设置有一辅助拼接块19。

在本实施例中，上述辅助拼接块19可以仅用于辅助连接相邻两拼接块10，辅助拼接块19不具有用于绕制绕组13的磁柱11；上述辅助拼接块19也可以具有解耦磁柱30，使辅助拼接块19可以用于调节漏磁通。具体的可以根据实际情况确定，本说明书实施对此不作限定。

可以理解地，通过当拼接块10为第一类拼接块15时，相邻两第一类拼接块15之间可以设置有一辅助拼接块19，可以简化第一类拼接块15的结构，易于加工生产，成本低廉，并且，可以形成模块化拼装，以便于大批量生产制造，提高生产效率。

通过当多个拼接块10包括若干第一类拼接块15和第二类拼接块17时，相邻两第一类拼接块15之间可以设置有一辅助拼接块19，可以简化第一类拼接块15的结构，易于加工生产，成本低廉，并且，可以形成模块化拼装，以便于大批量生产制造，提高生产效率。

实际应用中，辅助拼接块19可以制造为统一形状，以便于大批量生产制造，提高生产效率。具体地，两个第一类拼接块15之间设置两个辅助拼接块19，也即相邻两个拼接块10通过两个辅助拼接块19进行连接，两辅助拼接块19分别位于第一类拼接块15沿磁柱11轴线方向的两个侧边处。当然，辅助拼接块19的数量可以是1个、2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。

如图15所示，在本实用新型多相耦合电感100一实施例中，当多个拼接块10包括若干第一类拼接块15和第二类拼接块17时，第二类拼接块17可以夹设于两第一类拼接块15之间。

通过当多个拼接块10包括若干第一类拼接块15和第二类拼接块17时，第二类拼接块17夹设于两第一类拼接块15之间，可以拼接形成三相以上的奇数相耦合电感，相比较于只设有一个磁柱11的拼接块10依次拼接形成的耦合电感，本实用新型能够减少组装气隙，减小相与相之间的不平衡程度。并且，各相绕组13中的电流所产生的磁通相互抵消，从而多相耦合电感100的各相之间能够实现反耦合。另外，制造时只需要生产一个第二类拼接块17和若干个相同的第一类拼接块15，从而可以便于大批量生产制造，提高生产效率。

在本实施例中，若干第一类拼接块15可以是1个、2个、3个、4个、5个等，本领域技术人员可以根据实际需求进行设置。第二类拼接块17夹设于两第一类拼接块15之间，第二类拼接块17可以为“工”字型结构，以便于在第二类拼接块17连接在两个相邻的第一类拼接块15之间，其连接方式可以是粘接，也可以是焊接，还可以是其他有效的连接方式，进一步地，第二类拼接块17具有相背对的两个侧面，一侧面连接一个第一类拼接块15，另一侧面连接另一个第一类拼接块15。或者，第二类拼接块17拼接于若干第一类拼接块15的首部或尾部，第二类拼接块17可以为“C”型结构，以便于第二类拼接块17与第一类拼接块15连接，其连接方式可以是粘接，也可以是焊接，还可以是其他有效的连接方式。这些第一类拼接块15的形状、第二类拼接块17的形状都很简单，因此易于加工生产，成本低廉。

图3b是图3a中磁芯的等效磁路示意图，因为磁性材料的磁导率高，磁性材料的磁阻相对于气隙磁阻而言小很多，为了定性解释的需要，磁性材料的磁阻在此处忽略。如图3b所示，第一相绕组13的部分主磁通

通过第二相绕组13，且与第二相绕组13相耦合；第一相绕组13的部分主磁通

通过第三相绕组13，且与第三相绕组13相耦合；第二相绕组13的部分主磁通

通过第三相绕组13，且与第三相绕组13相耦合；即磁通

是第一相绕组13与第二相绕组13之间的互磁通，磁通

是第一相绕组13与第三相绕组13之间的互磁通，磁通

是第二相绕组13与第三相绕组13之间的互磁通；由于“EE”型磁芯与“FF”型磁芯之间存在组装气隙，因此这两对拼接块之间存在气隙磁阻R330。

如图3b所示，互磁通

和互磁通

都要经过气隙磁阻R330，而互磁通

未经过气隙磁阻R330。因此气隙磁阻R330的存在，使得第一相绕组13与第二相绕组13之间的互磁通

第一相绕组13与第三相绕组13之间的互磁通

第二相绕组13与第三相绕组13之间的互磁通

不相等。互磁通

大于互磁通

且大于

即第一相绕组13与第二相绕组13之间的耦合性能要强于第一相绕组13与第三相绕组13之间的耦合性能，也强于第二相绕组13与第三相绕组13之间的耦合性能。也即第一相绕组13与第二相绕组13之间的漏感要小于第一相绕组13与第三相绕组13之间的漏感，也小于第二相绕组13与第三相绕组13之间的漏感。这种三相之间的耦合不均衡会导致三相电感电流纹波不对称，最终会导致三相电路中的开关器件的交流损耗不均衡，器件的热应力不均衡，影响电路的可靠性。并且，不利于多相交错并联转换器的效率提升，因此，需要尽量减小各拼接块之间的组装气隙。减小组装气隙的一种方式是将组合面研磨成近似镜面，采用这种方式会增加拼接块的制造成本。

基于此，如图4a、图4b所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10可以具有三个磁柱。在一些实施例中，多个拼接块10可以包括一个第一类拼接块15和一个第二类拼接块17，第一类拼接块15设有两个并列设置的磁柱11，第二类拼接块17设有一个磁柱11。

在本实施例中，绕组13可以设有三个，每个绕组13包括两个绕线段131。其中，第一个磁柱11上的一绕线段131与第二个磁柱11上的一绕线段131串联连接(图4a中电流标号I1的两个绕线段串联连接)。第二个磁柱11上的另一绕线段131与第三个磁柱11上的一绕线段131串联连接(图4a中电流标号I2的两个绕线段串联连接)。第三个磁柱11上的另一绕线段131与第一个磁柱11上的另一绕线段131串联连接(图4a中电流标号I3的两个绕线段串联连接)。串联连接的两个绕线段131中的电流产生的磁通相互加强。

在本实施例中，在三耦合电感中，通过第一个磁柱11上的一绕线段131与第二个磁柱11上的一绕线段131串联连接，第二个磁柱11上的另一绕线段131与第三个磁柱11上的一绕线段131串联连接，第三个磁柱11上的另一绕线段131与第一个磁柱11上的另一绕线段131串联连接，串联连接的两个绕线段131中电流方向相反。

图4b是图4a的等效磁路示意图，如图4b所示，第一相与第二相之间的互磁通

主要分布在第一个磁柱1111与第二个磁柱1111中。第一相与第三相之间的互磁通

主要分布在第一个磁柱1111与第二个磁柱1111中。第二相与第三相之间的互磁通

主要分布第二个磁柱1111与第三个磁柱1111中。

如图4b所示，第一相与第二相之间的互磁通

主要分布在第一磁柱11与第二磁柱11中。第一相与第三相之间的互磁通

主要分布在第一磁柱11与第二磁柱11中。第二相与第三相之间的互磁通

主要分布第二磁柱11与第三磁柱11中。在上述三组互磁通中，只有第二相与第三相之间的互磁通

中的部分磁通经过组装气隙磁阻R330。因此，上述三个磁柱11的互磁通之间的差异较小，有效的改善了三相之间的耦合不均衡问题，使得三相电感电流纹波差异减小，有利于三相交错转换器效率的提升，有利于三相电路中开关器件应力的均衡。同时，由于不同相绕组13设置在同一磁柱11上，绕组13中的交流纹波一定程度上可以相互抵消，有助于减小绕组13的交流损耗，提升效率。

在一个实施例中，一个第一类拼接块15和一个第二类拼接块17可以并列拼接，第一类拼接块15上有两个磁柱11，第二类拼接块17上有一个磁柱11，拼接后，三个磁柱11依次排列，每一个磁柱11上均绕设有绕组13，从而形成一个三相耦合电感。实际应用中，连接第一相电路有两个绕线段131，其中，一个绕线段131缠绕在第一个磁柱11上，另一个绕线段131缠绕在第二个磁柱11上；连接第二相电路有两个绕线段131，其中，一个绕线段131缠绕在第二个磁柱11上，另一个绕线段131缠绕在第三个磁柱11上；连接第三相电路有两个绕线段131，其中，一个绕线段131缠绕在第三个磁柱11上，另一个绕线段131缠绕在第一个磁柱11上。

实际应用中，由于多相耦合电感是由多个拼接块并列拼接形成的，会存在组装间隙，如图3b的等效电路，组装间隙即为对应位置的磁阻R，因为相邻两相之间存在组装间隙，导致相邻两相之间的耦合要强于不相邻两相之间的耦合，耦合不均衡会导致不同相的感量不相等，不同相的感量不相等会导致不同相中的纹波电流大小不相等，这会导致不同相对应的开关器件中的损耗不同，因此不同相的开关器件的热应力会不同，最终会影响开关器件的可靠性。这种三相之间的耦合不均衡会导致三相电感电流纹波不对称，最终会导致三相电路中的开关器件的交流损耗不均衡，器件的热应力不均衡，影响电路的可靠性；同时不利于多相交错并联转换器的效率提升；因此需要尽量减小第一类拼接块15和一个第二类拼接块17之间的组装间隙。所以，通过本实用新型三相耦合电感中，绕组的交错设置来实现任意两相之间的耦合均衡，可以最大限度的发挥耦合电感的性能，消除了不同相所对应开关器件的应力不均衡问题；提升了Buck/Buck-Boost电源的效率。同时，所提出的方案磁柱11利用率高，磁通密度分布均匀，磁柱11损耗小，可进一步提升电源转换器效率；本实用新型的方案灵活，可以方便的按照需求组成不同相的多相耦合电感100而不需要重复开模制作磁柱11，即可以模块化的拼接组成任意多相耦合电感100。

需要说明的是，绕线段131缠绕线圈的层数可以是1层、2层、3层、4层、5层等，本领域技术人员可以依据实际需求进行设置。

如图5所示，在本实用新型多相耦合电感100一实施例中，每相所述绕组13包括三个绕线段131。在第一个所述磁柱11上，第一个绕线段131与第三个绕线段131之间夹持有第二个绕线段131。在第二个所述磁柱11上，第一个绕线段131与第三个绕线段131之间夹持有第二个绕线段131。在第三个所述磁柱11上，第一个绕线段131与第三个绕线段131之间夹持有第二个绕线段131。

其中，第一个所述磁柱11的第一个绕线段131与第一个所述磁柱11的第三个绕线段131、第二个所述磁柱11的第二个绕线段131串联连接(图4a中电流标号I1的三个绕线段131串联连接)。第二个所述磁柱11的第一个绕线段131与第二个所述磁柱11的第三个绕线段131、第三个所述磁柱11的第二个绕线段131串联连接(图4a中电流标号I2的三个绕线段131串联连接)。第三个所述磁柱11的第一个绕线段131与第三个所述磁柱11的第三个绕线段131、第一个所述磁柱11的第二个绕线段131串联连接(图4a中电流标号I3的三个绕线段131串联连接)。串联连接的三个所述绕线段131中的电流产生的磁通相互加强。

可以理解地，如图5所示，每个磁柱11上有三个绕线段131，中间的绕线段131的电流方向与两端的绕线段131的电流方向相反，所以，抵消了一部分磁通，具体地，不同相绕组13设置在同一磁柱11上，绕组13中的交流纹波一定程度上可以相互抵消，有助于减小绕组13的交流损耗，提升效率。

进一步地，图5中电流标号I1为第一相绕组13，电流标号I2为第二相绕组13，电流标号I3为第三相绕组13。将每相绕组13分成三部分，且设置在三个磁柱11中不同的两个磁柱11上，同一相绕组13设置在不同磁柱11上的两部分之间的磁通相互加强；每相绕组13的绕线段131进一步交错，增强相与相之间的耦合，进一步改善了三相之间的耦合不均衡问题，进一步减小了绕组13中的交流损耗，提升了效率。

这种方法还可以继续进行下去，即将每一相绕组13分成M部分，其中M>3,将M个部分交错的设置在三个磁柱11中的两个磁柱11上，进一步增强相与相之间的耦合，以及进一步减小绕组13的交流损耗；但是当M越大，绕组13的制作过程越复杂，需要综合考虑绕组13的加工难易程度与增强耦合带来的有益效果之间的关系。

如图2所示，在本实用新型多相耦合电感100一实施例中，拼接块10包括两相对设置的磁芯单元101，两磁芯单元101间隔设置，形成第一气隙11a，第一气隙11a用于调节磁柱11的磁导率。

可以理解地，通过磁柱11设有第一气隙11a，第一气隙11a用于调节磁柱11的磁导率，也即可以调节磁柱11的主磁通大小，进而能够调节耦合强度。

设计时，可以根据实际所需要的耦合强度的大小，得到所需主磁通的大小，再得到第一气隙11a的大小。如此，能够依据实际需求，调节主磁通的大小，从而调节耦合强度的大小。

如图6a和图7所示，在本实用新型多相耦合电感100一实施例中，拼接块10设有两个，磁芯单元101包括U型磁芯1011和L型磁芯1012，两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，两L型磁芯1012拼接具有一磁柱11，以形成另一拼接块10。

可以理解地，通过两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，两L型磁芯1012拼接具有一磁柱11，以形成另一拼接块10，从而拼装形成由一对“UU”型磁芯和一对“LL”型磁芯组成的三相耦合电感，三相绕组13中的电流所产生的磁通相互抵消，三相耦合电感工作于三相反耦合状态，从而可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低。

具体地，本实施例中多相耦合电感100由一对“UU”型磁芯和一对“LL”型磁芯组成；本实施例中，三相绕组13的第一相绕组13设置在“UU”型磁芯的第一个边柱上，第二相绕组13设置在“UU”型磁芯的第二个边柱上，第三相绕组13设置在“LL”型磁芯的边柱上。三相绕组13中的电流所产生的磁通相互抵消，三相耦合电感工作于三相反耦合状态。因为采用了“UU”型磁芯和“LL”型磁芯，磁芯不存在中心柱，因此第一相与第二相之间，以及第二相与第三相之间的漏磁通路径上不存在调节漏磁通的磁柱11，即可以得到最小的漏感，使相与相之间的耦合最强。

如图11至图14a所示，在本实用新型多相耦合电感100一实施例中，磁芯单元101包括U型磁芯1011和I型磁芯1013，两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一I型磁芯1013，以连接相邻的两U型磁芯1011。

可以理解地，通过两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一I型磁芯1013，以连接相邻的两U型磁芯1011，从而拼接形成多相耦合电感100，该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低，并且可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

具体地，如图11和图12a所示，第一种拼装情形：两对“UU”型磁芯和一对“II”型磁芯交错设置，拼接组装而成四相耦合电感。绕组13由第一相绕组13，第二相绕组13，第三相绕组13和第四相绕组13组成。四相绕组13分别设置在两对“UU”型磁芯的两个边柱上，形成四相耦合电感。四相绕组13中的电流所产生的磁通相互抵消，四相耦合电感工作于四相反耦合状态。通常磁芯之间因拼接而存在组装气隙，组装气隙的存在影响到多相之间耦合不均衡问题，而本实施例中所用的“UU”型磁芯和“II”型磁芯的拼接方式。与采用四个单相电感拼接组装形成的四相电感相比，本实施例采用两个两相耦合电感加上一对“II”型磁芯组装而成，可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

在本实施例中，当四相绕组13中的电流如图12b所示的方向流动时，四相绕组13中的电流所产生的磁通相互抵消，四相耦合电感工作于四相反耦合状态，任两相耦合电感间具有反耦合特性。

如图13和图14a所示，第二种拼装情形：由三对“UU”型磁芯和两对“II”型磁芯交错设置，拼接组装而成六相耦合电感。绕组13由第一相绕组13，第二相绕组13，第三相绕组13，第四相绕组13，第五相绕组13和第六相绕组13组成。六相绕组13分别设置在三对“UU”型磁芯的两个边柱上，形成六相耦合电感。六相绕组13中的电流所产生的磁通相互抵消，六相耦合电感工作于六相反耦合状态。与采用六个单相电感拼接组装而成，本实施例中所用的“UU”型磁芯和“II”型磁芯的拼接方式，可以减少组装气隙的数量。而本实施例采用三个两相耦合电感加上两对“II”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

在本实施例中，当五相绕组13中的电流如图14b所示的方向流动时，五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态，任两相耦合电感间具有反耦合特性。

进一步地，采用相同的方法，定义N为大于等于1的正整数，可以采用N对“UU”型磁芯和N-1对“II”型磁芯交错设置，拼接组装而成，2N个绕组13设置在N对“UU”型磁芯的2N个边柱上，形成2N相耦合电感，当2N相绕组13中的电流产生的磁通相互抵消时，2N相耦合电感便工作于2N相反耦合状态；由于采用了N个两相耦合电感加上N-1对“II”磁芯组装而成，与现有技术相比，组装气隙的数量得到减少，同时，多相相互对称设置，多相之间的均衡得到有效的改善。

需要说明的是，U型磁芯1011可以是2个、4个、6个、8个等，也即U型磁芯1011为2N个，I型磁芯1013可以是2个、4个、6个、8个等，也即I型磁芯1013为2N个，在此对U型磁芯1011和I型磁芯1013的数量不作限定，本领域技术人员可以根据实际需求进行设置。

如图17和图18a所示，在本实用新型多相耦合电感100一实施例中，磁芯单元101包括U型磁芯1011、I型磁芯1013以及L型磁芯1012，两U型拼接具有两磁柱11，以形成一拼接块10，两L型磁芯1012拼接具有一磁柱11，以形成另一拼接块10，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一I型磁芯1013，L型磁芯1012位于若干U型磁芯1011沿多相耦合电感100的长度方向排列的首端或末端。

在本实施方式中，通过两U型拼接具有两磁柱11，以形成一拼接块10，两L型磁芯1012拼接具有一磁柱11，以形成另一拼接块10，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一I型磁芯1013，L型磁芯1012位于若干U型磁芯1011沿多相耦合电感100的长度方向排列的首端或末端，从而拼接形成多相耦合电感100，该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低，并且可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

具体地，五相耦合电感由两对“UU”型磁芯和一对“II”型磁芯和一对“LL”型磁芯交错设置，拼接组装而成。绕组13由第一相绕组13，第二相绕组13，第三相绕组13，第四相绕组13和第五相绕组13组成。五相绕组13分别设置在两对“UU”型磁芯的两个边柱上和一对“LL”型磁芯的边柱上，形成五相耦合电感。五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态。与采用五个单相电感拼接组装形成的四相电感相比，本实用新型的实施例采用两个两相耦合电感加上一对“II”型磁芯和一对“LL”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

进一步地，定义M为大于等于2的正整数，可以采用M对“UU”型磁芯和M-1对“II”型磁芯和一对“LL”型磁芯交错设置，拼接组装而成。M+1个绕组13设置在M对“UU”型磁芯的M个边柱上和一对“LL”型磁芯的边柱上，形成M+1相耦合电感，当M+1相绕组13中的电流产生的磁通相互抵消时，M+1相耦合电感便工作于M+1相反耦合状态。由于采用了M个两相耦合电感加上M-1对“II”磁芯和一对“LL”型磁芯组装而成，从而组装气隙的数量得到减少，多相之间的均衡得到有效的改善。

需要说明的是，U型磁芯1011可以是4个、6个、8个、10个等，也即U型磁芯1011为2M个，I型磁芯1013可以是2个、4个、6个、8个等，也即I型磁芯1013为2M-2个，L型磁芯1012可以是2个，在此对U型磁芯1011和I型磁芯1013的数量不作限定，本领域技术人员可以根据实际需求进行设置。

在本实施例中，当五相绕组13中的电流如图18b所示的方向流动时，五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态，任两相耦合电感间具有反耦合特性。

如图1和图3a所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10可以包括：一对E型磁芯1015和一对F型磁芯1016，一对E型磁芯1015拼接形成第一拼接块，第一拼接块具有并列设置的两磁柱11和一解耦磁柱30，解耦磁柱30设置在相邻两磁柱11之间，一对F型磁芯1016拼接形成第二拼接块，第二拼接块具有一磁柱11和一解耦磁柱30，其中，解耦磁柱30用于调节相邻两相耦合电感间的漏磁通。

在本实施例中，上述第一拼接块可以为前述实施例的第一类拼接块15，上述第二拼接块可以为前述实施例的第二类拼接块17。

可以理解地，通过两个E型磁芯1015拼接具有并列设置的两磁柱11和一解耦磁柱30，解耦磁柱30设置在相邻两磁柱11之间，以形成第一拼接块，两F型磁芯1016拼接具有一磁柱11和一解耦磁柱30，以形成第二拼接块，解耦磁柱30用于调节相邻两相耦合电感间的漏磁通，从而拼接形成多相耦合电感100，从而该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低。

具体地，绕组13由第一相绕组13，第二相绕组13和第三相绕组13组成。三相耦合电感可以由一对“EE”型磁芯和一对“FF”型磁芯拼接而成。“EE”型磁芯的两个边柱和“FF”型磁芯的边柱设置有气隙。“EE”型磁芯的中柱和“FF”型磁芯的中柱设置有气隙。“EE”型磁芯与“FF”型磁芯之间因拼接组装而产生了组装气隙。第一相绕组13至绕制在“EE”磁芯的第一个边柱上。第二相绕组13至绕制在“EE”磁芯的第二个边柱上。第三相绕组13至绕制在“FF”磁芯的边柱上。三相绕组13中的电流所产生的磁通相互抵消，三相耦合电感工作于三相反耦合状态。第一相绕组13的部分主磁通通过第二相绕组13，且与第二相绕组13相耦合。第一相绕组13的部分主磁通通过第三相绕组13，且与第三相绕组13相耦合。第二相绕组13的部分主磁通通过第三相绕组13，且与第三相绕组13相耦合。即磁通是第一相绕组13与第二相绕组13之间的互磁通，磁通是第一相绕组13与第三相绕组13之间的互磁通，磁通是第二相绕组13与第三相绕组13之间的互磁通。

如图8至图10a所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10包括：两对E型磁芯1015和一对T型磁芯1014，两对E型磁芯1015分别拼接形成两个第一拼接块，第一拼接块具有并列设置的两磁柱11和一解耦磁柱30，解耦磁柱30设置在相邻两磁柱11之间，两T型磁芯1014拼接形成第三拼接块，第三拼接块具有一解耦磁柱30，在多相耦合电感100的长度方向上，相邻两第一拼接块之间设有一第三拼接块。

可以理解地，一对T型磁芯1014可以拼接形成解耦磁柱30，也可以拼接形成磁柱11，本领域技术人员可以根据实际需求进行设置。本实施例中，通过两E型磁芯1015拼接具有并列设置的两磁柱11和一解耦磁柱30，解耦磁柱30设置在相邻两磁柱11之间，以形成第一拼接块，两T型磁芯1014拼接形成第三拼接块，在多相耦合电感100的长度方向上，相邻两E型磁芯1015之间设有一T型磁芯1014，以连接相邻的两E型磁芯1015，从而拼接形成多相耦合电感100，该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低，并且可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

具体地，如图8和图9a所示，第一种拼装情形：由两对“EE”型磁芯和一对“TT”型磁芯交错设置，拼接组装而成四相耦合电感。绕组13由第一相绕组13，第二相绕组13，第三相绕组13和第四相绕组13组成。四相绕组13分别设置在两对“EE”型磁芯的四个边柱上，形成四相耦合电感。四相绕组13中的电流所产生的磁通相互抵消，四相耦合电感工作于四相反耦合状态。本实施例中的磁芯由两对“EE”磁芯和一对“TT”磁芯拼接组装而成，磁芯之间因拼接而存在组装气隙，组装气隙的存在影响到多相之间耦合不均衡问题。而本实施例中所用的“EE”型磁芯和“TT”型磁芯的拼接方式。采用四个单相电感拼接组装形成的四相电感相比，可以减少组装气隙的数量。本实施例采用两个两相耦合电感加上“TT”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

在本实施例中，当四相绕组13中的电流如图9b所示的方向流动时，四相绕组13中的电流所产生的磁通相互抵消，四相耦合电感工作于四相反耦合状态。

如图10a和图10b所示，第二种拼装情形：由三对“EE”型磁芯和两对“TT”型磁芯交错设置，拼接组装而成六相耦合电感。绕组13由第一相绕组13，第二相绕组13，第三相绕组13，第四相绕组13，第五相绕组13和第六相绕组13组成。六相绕组13分别设置在三对“EE”型磁芯的六个边柱上，形成六相耦合电感。六相绕组13中的电流所产生的磁通相互抵消，六相耦合电感工作于六相反耦合状态。本实施例中的磁芯由三对“EE”磁芯和两对“TT”磁芯拼接组装而成，磁芯之间因拼接而存在组装气隙，组装气隙的存在影响到多相之间耦合不均衡问题。与采用六个单相电感拼接组装而成相比，本实施例中所用的“EE”型磁芯和“TT”型磁芯的拼接方式，可以减少组装气隙的数量。而本实施例采用三个两相耦合电感加上两对“TT”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

在本实施例中，当六相绕组13中的电流如图10c所示的方向流动时，六相绕组13中的电流所产生的磁通相互抵消，六相耦合电感工作于六相反耦合状态。

进一地，M为大于等于2的正整数，可以采用M对“EE”型磁芯和M-1对“TT”型磁芯交错设置，拼接组装而成，M个绕组13设置在M对“EE”型磁芯的M个边柱上，形成M相耦合电感，当M相绕组13中的电流产生的磁通相互抵消时，M相耦合电感便工作于M相反耦合状态。由于采用了M个两相耦合电感加上M-1对“TT”磁芯组装而成，与现有技术相比，组装气隙的数量得到减少，同时，多相相互对称设置，多相之间的均衡得到有效的改善。

需要说明的是，E型磁芯1015可以是4个、6个、8个、10个等，也即E型磁芯1015为2M个，T型磁芯1014可以是2个、4个、6个、8个等，也即T型磁芯1014为2M-2个，在此对E型磁芯1015和T型磁芯1014的数量不作限定，本领域技术人员可以根据实际需求进行设置。

如图19和图20a所示，在本实用新型多相耦合电感100一实施例中，多个拼接块10包括：两对E型磁芯1015、一对T型磁芯1014以及一对F型磁芯1016，一对E型磁芯1015拼接形成第一拼接块，第一拼接块具有并列设置的两磁柱11和一解耦磁柱30，解耦磁柱30设置在相邻两磁柱11之间，一对F型磁芯1016拼接形成第二拼接块，第二拼接块具有一磁柱11和一解耦磁柱30，一对T型磁芯1014拼接形成第三拼接块，第三拼接块具有一解耦磁柱30，在多相耦合电感100的长度方向上，相邻两第一拼接块之间设有一第三拼接块，第二拼接块位于多相耦合电感100的长度方向排列的首端或末端。

可以理解地，通过相邻两E型磁芯1015之间设有一T型磁芯1014，F型磁芯1016位于若干E型磁芯1015沿多相耦合电感100的长度方向排列的首端或末端，解耦磁柱30用于调节相邻两相耦合电感间的漏磁通，从而拼接形成多相耦合电感100，该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低，并且可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

具体地，两对“EE”型磁芯和一对“TT”型磁芯和一对“FF”型磁芯交错设置，拼接组装形成五相耦合电感。绕组13由第一相绕组13，第二相绕组13，第三相绕组13，第四相绕组13和第五相绕组13组成。五相绕组13分别设置在两对“EE”型磁芯的两个边柱上和一对“FF”磁芯的边柱上，形成五相耦合电感。五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态。磁芯之间因拼接而存在组装气隙，组装气隙的存在影响到多相之间耦合不均衡问题。而本实施例中所用的“EE”型磁芯，“TT”型磁芯和“FF”型磁芯的拼接方式，与现有技术相比，可以减少组装气隙的数量，因为现有技术。而本实施例采用两个两相耦合电感加上一对“TT”型磁芯和一对“FF”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

进一步地，M为大于等于2的正整数，可以采用M对“EE”型磁芯和M-1对“TT”型磁芯和一对“FF”型磁芯交错设置，拼接组装而成。M+1个绕组13设置在M对“EE”型磁芯的M个边柱上和一对“FF”型磁芯的边柱上，形成M+1相耦合电感，当M+1相绕组13中的电流产生的磁通相互抵消时，M+1相耦合电感便工作于M+1相反耦合状态。由于采用了M个两相耦合电感加上M-1对“TT”磁芯和一对“FF”型磁芯组装而成，与现有技术相比，组装气隙的数量得到减少，多相之间的均衡得到有效的改善。

需要说明的是，E型磁芯1015可以是4个、6个、8个、10个等，也即U型磁芯1011为2M个，T型磁芯1014可以是2个、4个、6个、8个等，也即T型磁芯1014为2M-2个，在此对E型磁芯1015和T型磁芯1014的数量不作限定，本领域技术人员可以根据实际需求进行设置。

在本实施例中，当五相绕组13中的电流如图20b所示的方向流动时，五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态，任两相耦合电感间具有反耦合特性。

如图15和图16a所示，在本实用新型多相耦合电感100一实施例中，磁芯单元101包括U型磁芯1011和T型磁芯1014，两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，两T型磁芯1014拼接形成一解耦磁柱30，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一T型磁芯1014,以连接相连两U型磁芯1011，解耦磁柱30用于调节相邻两相耦合电感间的漏磁通。

可以理解地，通过两U型拼接具有并列设置的两磁柱11，以形成一拼接块10，两T型磁芯1014拼接形成一解耦磁柱30，在多相耦合电感100的长度方向上，相邻两U型磁芯1011之间设有一T型磁芯1014,以连接相连两U型磁芯1011，解耦磁柱30用于调节相邻两相耦合电感间的漏磁通，从而拼接形成多相耦合电感100，该多相耦合电感100工作处于反耦合状态，可以减小电感中的电流纹波，电感纹波电流的减小可以使开关器件的开关损耗降低，并且可以减少组装气隙的数量，又由于组装气隙减少，相与相之间的不平衡程度减弱。

具体地，五相耦合电感由两对“UU”型磁芯和一对“TT”型磁芯交错设置，拼接组装而成。绕组13由第一相绕组13，第二相绕组13，第三相绕组13，第四相绕组13和第五相绕组13组成。五相绕组13分别设置在两对“UU”型磁芯的四个边柱上和一对“TT”型磁芯的中柱上，形成五相耦合电感。五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态。本实施例中的磁芯由两对“UU”型磁芯和一对“TT”型磁芯拼接组装而成，磁芯之间因拼接而存在组装气隙，组装气隙的存在影响到多相之间耦合不均衡问题。与五个单相电感拼接组装而成相比，本实施例采用两个两相耦合电感加上一对“TT”型磁芯组装而成，组装气隙减少，相与相之间的不平衡程度减弱。

进一步地，M为大于等于2的正整数，可以采用M对“UU”型磁芯和M-1对“TT”型磁芯交错设置，拼接组装而成。3M-1个绕组13设置在M对“UU”型磁芯的2M个边柱上和M-1对“TT”型磁芯的中柱上，形成3M-1相耦合电感，当3M-1相绕组13中的电流产生的磁通相互抵消时，3M-1相耦合电感便工作于3M-1相反耦合状态。由于采用了M个两相耦合电感加上M-1对“TT”磁芯组装而成，与现有技术相比，组装气隙的数量得到减少，多相之间的均衡得到有效的改善。

需要说明的是，U型磁芯1011可以是4个、6个、8个、10个等，也即U型磁芯1011为2M个，T型磁芯1014可以是2个、4个、6个、8个等，也即T型磁芯1014为2M-2个，在此对E型磁芯1015和T型磁芯1014的数量不作限定，本领域技术人员可以根据实际需求进行设置。

在本实施例中，通过相邻两磁柱11之间设有一解耦磁柱30，解耦磁柱30用于导通漏磁通，可以方便的调节相邻两相之间的漏磁通大小，即方便的调节漏感的大小，以满足电路对漏感大小不同的需求。

在本实施例中，当五相绕组13中的电流(I₁、I₂、I₃、I₄、I₅)如图16b所示的方向流动时，五相绕组13中的电流所产生的磁通相互抵消，五相耦合电感工作于五相反耦合状态，任两相耦合电感间具有反耦合特性。

如图2所示，在本实用新型多相耦合电感100一实施例中，解耦磁柱30具有第二气隙30a，第二气隙30a用于调节漏感感量。

可以理解地，通过解耦磁柱30设有第二气隙30a，第二气隙30a用于调节解耦磁柱30的磁导率，从而可以调节解耦磁柱30的漏磁通大小，也即调节漏感感量。

设计时，可以根据实际所需要的漏磁通大小，得到第二气隙30a的大小。如此，能够依据实际需求，调节漏磁通的大小，也即调节漏感的大小，从而满足电路对漏感大小不同的需求。

本实用新型还提出一种多相交错DCDC转换器，该多相交错DCDC转换器包括多相耦合电感100，该多相耦合电感100的具体结构参照上述实施例，由于本多相交错DCDC转换器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

如图21所示，随着双碳战略的落地，清洁能源的发展前景非常清晰，在供给端，无论是光伏发电，光伏屋顶，还是风能发电，这些清洁能源都离不开电池的储能蓄电；在需求端，清洁能源一直被鼓励使用，因此动力电池的需求也日益旺盛；无论是电池的生产过程中还是使用过程中都需要用到DCDC电源，用来测试电池电芯或给电池充放电。为了进一步充分合理的进行电能的调度和管理，这个领域越来越多的场合需要用到双向的DCDC电源。在双向低压大电流的DCDC电源中，双向多相交错Buck-Boost拓扑应用非常广泛。多相交错的Buck-Boost拓扑中的电感，如果相互反耦合，便可以在输出电容纹波电流减小的基础上，使得电感中的电流纹波也减小，输出电容电流纹波的减小可以使用较少的电容，得到相同的动态性能，电感纹波电流的减小可以使开关器件的开关损耗降低。另外，多颗分离电感会浪费安装空间，集成后的多相耦合电感100可以节省空间，降低安装成本。

本实用新型多相交错DCDC转换器，通过拼接块拼接形成多相耦合电感100，消除了多相耦合电感100长度和厚度比值大所带来的问题；同时通过绕组的交错设置来实现任意两相之间的耦合均衡，最大限度的发挥耦合电感的性能，消除了不同相所对应开关器件的应力不均衡问题；提升了Buck/Buck-Boost电源的效率，同时，所提出的方案磁柱11利用率高，磁通密度分布均匀，磁柱11损耗小，可进一步提升电源转换器效率；本实用新型多相耦合电感100可以方便的按照需求组成不同相的多相耦合电感100而不需要重复开模制作磁柱11，即可以模块化的拼接组成任意多相耦合电感100。多相耦合电感100可用于双向多相交错的DCDC转换器中，特别是低压大电流的应用条件下，通过合理的设计可以减少磁元件的个数，减少磁元件总的占地面积，减小磁元件磁柱11尺寸，降低磁元件的成本，也降低生产与安装成本；同时还能提高转换器的效率；本实用新型的方案可以灵活的配置需要耦合的相数，不受模具的限制。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种多相耦合电感，其特征在于，所述多相耦合电感包括：

多个拼接块，所述多个拼接块具有至少三个磁柱，所述多个拼接块中至少包括一个所述拼接块用于形成两相耦合电感；和

多相绕组，各相绕组分别绕设于所述至少三个磁柱，以用于形成所述多相耦合电感，其中，所述多相耦合电感中任两相耦合电感间具有反耦合特性。

2.如权利要求1所述的多相耦合电感，其特征在于，所述多个拼接块包括：至少一个第一类拼接块和至少一个第二类拼接块，其中，所述第一类拼接块设有两个并列设置的磁柱，所述第二类拼接块设有一个磁柱。

3.如权利要求2所述的多相耦合电感，其特征在于，所述多个拼接块还包括：辅助拼接块，所述辅助拼接块用于连接相邻两所述拼接块；

当所述多个拼接块包括多个第一类拼接块时，相邻两所述第一类拼接块之间设置有一辅助拼接块。

4.如权利要求2所述的多相耦合电感，其特征在于，当所述多个拼接块包括若干第一类拼接块和第二类拼接块时，所述第二类拼接块夹设于两所述第一类拼接块之间。

5.如权利要求1所述的多相耦合电感，其特征在于，所述多个拼接块具有三个磁柱；

所述多相绕组设有三个，每相所述绕组包括至少两个绕线段，同一磁柱上交错绕制不同相的绕线段。

6.如权利要求5所述的多相耦合电感，其特征在于，每相所述绕组包括两个绕线段，第一个所述磁柱上的一绕线段与第二个所述磁柱上的一绕线段串联连接，第二个所述磁柱上的另一绕线段与第三个所述磁柱上的一绕线段串联连接，第三个所述磁柱上的另一绕线段与第一个所述磁柱上的另一绕线段串联连接，串联连接的两个所述绕线段中的电流产生的磁通相互加强；

或者，每相所述绕组包括三个绕线段；

在第一个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

在第二个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

在第三个所述磁柱上，第一个绕线段与第三个绕线段之间夹持有第二个绕线段；

其中，第一个所述磁柱的第一个绕线段与第一个所述磁柱的第三个绕线段、第二个所述磁柱的第二个绕线段串联连接，第二个所述磁柱的第一个绕线段与第二个所述磁柱的第三个绕线段、第三个所述磁柱的第二个绕线段串联连接，第三个所述磁柱的第一个绕线段与第三个所述磁柱的第三个绕线段、第一个所述磁柱的第二个绕线段串联连接，串联连接的三个所述绕线段中的电流产生的磁通相互加强。

7.如权利要求1所述的多相耦合电感，其特征在于，所述拼接块包括两相对设置的磁芯单元，两所述磁芯单元间隔设置，形成第一气隙，所述第一气隙用于调节所述磁柱的磁导率。

8.如权利要求7所述的多相耦合电感，其特征在于，所述多个拼接块包括：一对E型磁芯和一对F型磁芯，所述一对E型磁芯拼接形成第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，所述一对F型磁芯拼接形成第二拼接块，所述第二拼接块具有一所述磁柱和一解耦磁柱，其中，所述解耦磁柱用于调节所述相邻两相耦合电感间的漏磁通；

或，所述多个拼接块包括：两对E型磁芯和一对T型磁芯，两对所述E型磁芯分别拼接形成两个第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，两所述T型磁芯拼接形成第三拼接块，所述第三拼接块具有一解耦磁柱，在所述多相耦合电感的长度方向上，相邻两所述第一拼接块之间设有一所述第三拼接块；

或，所述多个拼接块包括：两对E型磁芯、一对T型磁芯以及一对F型磁芯，所述一对E型磁芯拼接形成第一拼接块，所述第一拼接块具有并列设置的两所述磁柱和一解耦磁柱，所述解耦磁柱设置在相邻两所述磁柱之间，所述一对F型磁芯拼接形成第二拼接块，所述第二拼接块具有一所述磁柱和一解耦磁柱，所述一对T型磁芯拼接形成第三拼接块，所述第三拼接块具有一解耦磁柱，在所述多相耦合电感的长度方向上，相邻两所述第一拼接块之间设有一所述第三拼接块，所述第二拼接块位于所述多相耦合电感的长度方向排列的首端或末端。

9.如权利要求8所述的多相耦合电感，其特征在于，所述解耦磁柱具有第二气隙，所述第二气隙用于调节漏感感量。

10.一种多相交错DCDC转换器，其特征在于，包括如权利要求1至9任一项所述的多相耦合电感。

Images