CN218412685U - 一种集成在电子产品内部的电流采样自检电路及电子产品 - Google Patents
一种集成在电子产品内部的电流采样自检电路及电子产品 Download PDFInfo
- Publication number
- CN218412685U CN218412685U CN202222219379.8U CN202222219379U CN218412685U CN 218412685 U CN218412685 U CN 218412685U CN 202222219379 U CN202222219379 U CN 202222219379U CN 218412685 U CN218412685 U CN 218412685U
- Authority
- CN
- China
- Prior art keywords
- test
- nmos tube
- port
- nmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种集成在电子产品内部的电流采样自检电路及电子产品，包括电源和通过导线与所述电源构成回路的负载；所述负载的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备；本实用新型的集成在电子产品内部的电流采样自检电路及电子产品通过连接再测试点上的测试电路，对负载所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致电源的使用寿命收到影响，防止电子产品无法正常使用；测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
Description
技术领域
本实用新型涉及电子产品技术领域，具体涉及一种集成在电子产品内部的电流采样自检电路及电子产品。
背景技术
低功耗电子产品通常采用电池供电，对静态电流有着严格的要求。智能仪表行业(例如智能水表)的电子模块就是属于电池供电的低功耗产品,由于安装环境较差，水气等进入产品容易造成功静态电流异常，影响电池使用寿命。定期检测静态电流能够监控智能仪表的运行状态，及时处理异常产品。
基于上述情况，本实用新型提出了一种集成在电子产品内部的电流采样自检电路及电子产品，可有效解决以上一种或多种问题。
实用新型内容
本实用新型的目的在于提供一种集成在电子产品内部的电流采样自检电路及电子产品。
本实用新型通过下述技术方案实现：
一种集成在电子产品内部的电流采样自检电路，包括电源和通过导线与所述电源构成回路的负载；所述负载的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
优选的，所述测试电路为电容C2。
优选的，所述测试电路包括常规支路和检测支路；所述常规支路和检测支路的输入端均通过TEST_INPUT_PORT连接至测试点，且所述常规支路和检测支路的输出端均通过TEST_OUTPUT_PORT接地。
优选的，所述检测支路包括串联的NMOS管NM1、电阻R1和NMOS管NM2，所述电阻R1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至电阻R1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至电阻R1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
优选的，所述检测支路包括串联的NMOS管NM1、二极管D1和NMOS管NM2，所述二极管D1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至二极管D1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至二极管D1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
优选的，所述检测支路包括串联的NMOS管NM1和NMOS管NM2，所述NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至NMOS管NM2的漏极，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至NMOS管NM1的漏极，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
优选的，所述NMOS管NM2的栅极还通过电阻R2连接至NMOS管NM2的源极。
优选的，所述常规支路包括NMOS管NM3和NMOS管NM4，所述NMOS管NM3的漏极通过TEST_INPUT_PORT连接至测试点，NMOS管NM3的源极通过TEST_OUTPUT_PORT接地，NMOS管NM3的栅极连接至VCC；所述NMOS管NM4的漏极连接至VCC，NMOS管NM4的源极通过TEST_OUTPUT_PORT接地，NMOS管NM4的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
优选的，所述NMOS管NM3的栅极和NMOS管NM4的漏极均通过电阻R3连接至VCC。
一种电子产品，包括上述的集成在电子产品内部的电流采样自检电路。
本实用新型与现有技术相比，具有以下优点及有益效果：
本实用新型的集成在电子产品内部的电流采样自检电路及电子产品通过连接再测试点上的测试电路，对负载所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致电源的使用寿命收到影响，防止电子产品无法正常使用；测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
附图说明
图1为本实用新型实施例1的电路示意图；
图2为本实用新型实施例2～4的电路示意图；
图3为本实用新型实施例2的所述测试电路的电路示意图；
图4为本实用新型实施例3的所述测试电路的电路示意图；
图5为本实用新型实施例4的所述测试电路的电路示意图；
图6为本实用新型所述主控芯片MCU的结构示意图。
具体实施方式
为了使本领域的技术人员更好地理解本实用新型的技术方案，下面结合具体实施例对本实用新型的优选实施方案进行描述，但是应当理解，附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
实施例1：
如图1所示，本实用新型提供了一种集成在电子产品内部的电流采样自检电路，包括电源1和通过导线与所述电源1构成回路的负载2；所述负载2的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载2和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
本实用新型通过连接再测试点上的测试电路，对所述负载2所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致所述电源1的使用寿命收到影响，防止电子产品无法正常使用；所述测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
进一步地，在另一个实施例中，所述测试电路为电容C2。
在低功耗情况下，电流I可近似为恒定，测量时在测试点处串入电容C2，此时只要保证充电的时间恒定，电容C2抬升的电压测量出来，可算出电流的大小，即可实现电流检测的效果。
实施例2：
如图1所示，本实用新型提供了一种集成在电子产品内部的电流采样自检电路，包括电源1和通过导线与所述电源1构成回路的负载2；所述负载2的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载2和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
本实用新型通过连接再测试点上的测试电路，对所述负载2所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致所述电源1的使用寿命收到影响，防止电子产品无法正常使用；所述测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
进一步地，在另一个实施例中，所述测试电路包括常规支路和检测支路；所述常规支路和检测支路的输入端均通过TEST_INPUT_PORT连接至测试点，且所述常规支路和检测支路的输出端均通过TEST_OUTPUT_PORT接地。
通过常规支路和检测支路，采用间断检测的方式对电流进行检测，减轻主控芯片MCU的运算压力，降低能耗，确保电子产品的续航时间不会受到较大影响。
进一步地，在另一个实施例中，所述检测支路包括串联的NMOS管NM1、电阻R1和NMOS管NM2，所述电阻R1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至电阻R1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至电阻R1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM2的栅极还通过电阻R2连接至NMOS管NM2的源极。
进一步地，在另一个实施例中，所述常规支路包括NMOS管NM3和NMOS管NM4，所述NMOS管NM3的漏极通过TEST_INPUT_PORT连接至测试点，NMOS管NM3的源极通过TEST_OUTPUT_PORT接地，NMOS管NM3的栅极连接至VCC；所述NMOS管NM4的漏极连接至VCC，NMOS管NM4的源极通过TEST_OUTPUT_PORT接地，NMOS管NM4的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM3的栅极和NMOS管NM4的漏极均通过电阻R3连接至VCC。
TEST_INPUT_PORT用于连接至测试点，TEST_CTRL_PROT是通过主控芯片中的定时器的PWM输出控制的；AD_CHN_PORT是对电容C3的电压值进行检测；NMOS管NM1和NMOS管NM2是为了保证控制电路的通断，确保电容C3的电荷不会快速漏掉；NMOS管NM1，NMOS管NM2，NMOS管NM3，NMOS管NM4组成一个电流切换电路。
测量功耗时，TEST_INPUT_PORT输出低电平，此时NMOS管NM1、NMOS管NM2和NMOS管NM4关断，NMOS管NM3开启，此时电流流经常规支路，电子产品允许大电流工作。
测量电流时，TEST_INPUT_PORT输出一个低功耗PWM，高电平的宽度在一个极端时间内，此时NMOS管NM1、NMOS管NM2和NMOS管NM4开启，NMOS管NM3关断，电流都通过途径检测支路，此时可视为对电容C3进行充电，TEST_INPUT_PORT为低电平时，唤醒主控芯片MCU对电容C3进行电压采样，然后计算出电流值。
电阻R1为分流电阻，主要用于分流。
电阻R2属于下拉电阻，可保证在TEST_CTRL_PROT处于高阻状态，该电路的电流通路保持在常规支路。
电阻R3为保护电阻，避免输入NMOS管NM3和NMOS管NM4的电压过大导致元器件受损。
实施例3：
如图1所示，本实用新型提供了一种集成在电子产品内部的电流采样自检电路，包括电源1和通过导线与所述电源1构成回路的负载2；所述负载2的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载2和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
本实用新型通过连接再测试点上的测试电路，对所述负载2所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致所述电源1的使用寿命收到影响，防止电子产品无法正常使用；所述测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
进一步地，在另一个实施例中，所述测试电路包括常规支路和检测支路；所述常规支路和检测支路的输入端均通过TEST_INPUT_PORT连接至测试点，且所述常规支路和检测支路的输出端均通过TEST_OUTPUT_PORT接地。
通过常规支路和检测支路，采用间断检测的方式对电流进行检测，减轻主控芯片MCU的运算压力，降低能耗，确保电子产品的续航时间不会受到较大影响。
进一步地，在另一个实施例中，所述检测支路包括串联的NMOS管NM1、二极管D1和NMOS管NM2，所述二极管D1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至二极管D1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至二极管D1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM2的栅极还通过电阻R2连接至NMOS管NM2的源极。
进一步地，在另一个实施例中，所述常规支路包括NMOS管NM3和NMOS管NM4，所述NMOS管NM3的漏极通过TEST_INPUT_PORT连接至测试点，NMOS管NM3的源极通过TEST_OUTPUT_PORT接地，NMOS管NM3的栅极连接至VCC；所述NMOS管NM4的漏极连接至VCC，NMOS管NM4的源极通过TEST_OUTPUT_PORT接地，NMOS管NM4的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM3的栅极和NMOS管NM4的漏极均通过电阻R3连接至VCC。
TEST_INPUT_PORT用于连接至测试点，TEST_CTRL_PROT是通过主控芯片中的定时器的PWM输出控制的；AD_CHN_PORT是对电容C3的电压值进行检测；NMOS管NM1和NMOS管NM2是为了保证控制电路的通断，确保电容C3的电荷不会快速漏掉；NMOS管NM1，NMOS管NM2，NMOS管NM3，NMOS管NM4组成一个电流切换电路。
测量功耗时，TEST_INPUT_PORT输出低电平，此时NMOS管NM1、NMOS管NM2和NMOS管NM4关断，NMOS管NM3开启，此时电流流经常规支路，电子产品允许大电流工作。
测量电流时，TEST_INPUT_PORT输出一个低功耗PWM，高电平的宽度在一个极端时间内，此时NMOS管NM1、NMOS管NM2和NMOS管NM4开启，NMOS管NM3关断，电流都通过途径检测支路，此时可视为对电容C3进行充电，TEST_INPUT_PORT为低电平时，唤醒主控芯片MCU对电容C3进行电压采样，然后计算出电流值。
相对于实施例2，将电阻R1更换为二极管D1，可增大分流电路二极管D1上的电流，防止测试过程通过检测路径的电流突变导致主控芯片MCU复位。
电阻R2属于下拉电阻，可保证在TEST_CTRL_PROT处于高阻状态，该电路的电流通路保持在常规支路。
电阻R3为保护电阻，避免输入NMOS管NM3和NMOS管NM4的电压过大导致元器件受损。
实施例4：
如图1所示，本实用新型提供了一种集成在电子产品内部的电流采样自检电路，包括电源1和通过导线与所述电源1构成回路的负载2；所述负载2的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载2和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
本实用新型通过连接再测试点上的测试电路，对所述负载2所在的支路上的电流进行监测，避免无法及时发现静态电流异常而导致所述电源1的使用寿命收到影响，防止电子产品无法正常使用；所述测试电路的监测结构反馈到电子产品本身的主控芯片MCU上，简化监测过程，实现自我监测的功能。
进一步地，在另一个实施例中，所述测试电路包括常规支路和检测支路；所述常规支路和检测支路的输入端均通过TEST_INPUT_PORT连接至测试点，且所述常规支路和检测支路的输出端均通过TEST_OUTPUT_PORT接地。
通过常规支路和检测支路，采用间断检测的方式对电流进行检测，减轻主控芯片MCU的运算压力，降低能耗，确保电子产品的续航时间不会受到较大影响。
进一步地，在另一个实施例中，所述检测支路包括串联的NMOS管NM1和NMOS管NM2，所述NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至NMOS管NM2的漏极，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至NMOS管NM1的漏极，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM2的栅极还通过电阻R2连接至NMOS管NM2的源极。
进一步地，在另一个实施例中，所述常规支路包括NMOS管NM3和NMOS管NM4，所述NMOS管NM3的漏极通过TEST_INPUT_PORT连接至测试点，NMOS管NM3的源极通过TEST_OUTPUT_PORT接地，NMOS管NM3的栅极连接至VCC；所述NMOS管NM4的漏极连接至VCC，NMOS管NM4的源极通过TEST_OUTPUT_PORT接地，NMOS管NM4的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
进一步地，在另一个实施例中，所述NMOS管NM3的栅极和NMOS管NM4的漏极均通过电阻R3连接至VCC。
TEST_INPUT_PORT用于连接至测试点，TEST_CTRL_PROT是通过主控芯片中的定时器的PWM输出控制的；AD_CHN_PORT是对电容C3的电压值进行检测；NMOS管NM1和NMOS管NM2是为了保证控制电路的通断，确保电容C3的电荷不会快速漏掉；NMOS管NM1，NMOS管NM2，NMOS管NM3，NMOS管NM4组成一个电流切换电路。
测量功耗时，TEST_INPUT_PORT输出低电平，此时NMOS管NM1、NMOS管NM2和NMOS管NM4关断，NMOS管NM3开启，此时电流流经常规支路，电子产品允许大电流工作。
测量电流时，TEST_INPUT_PORT输出一个低功耗PWM，高电平的宽度在一个极端时间内，此时NMOS管NM1、NMOS管NM2和NMOS管NM4开启，NMOS管NM3关断，电流都通过途径检测支路，此时可视为对电容C3进行充电，TEST_INPUT_PORT为低电平时，唤醒主控芯片MCU对电容C3进行电压采样，然后计算出电流值。
相对于实施例2和3中，取消了电阻R1或二极管D1，简化了电路；测试算法是通过逐步控制TEST_CTRL_PROT输出的PWM宽度来控制电容C3的采样时间,这样可以保证在大电流情况下也能测试大电流的情况下也不会复位。
电阻R2属于下拉电阻，可保证在TEST_CTRL_PROT处于高阻状态，该电路的电流通路保持在常规支路。
电阻R3为保护电阻，避免输入NMOS管NM3和NMOS管NM4的电压过大导致元器件受损。
实施例5：
一种电子产品，包括实施例1～4中任一个所述的集成在电子产品内部的电流采样自检电路。
依据本实用新型的描述及附图，本领域技术人员很容易制造或使用本实用新型的集成在电子产品内部的电流采样自检电路及电子产品，并且能够产生本实用新型所记载的积极效果。
如无特殊说明，本实用新型中，若有术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系是基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此本实用新型中描述方位或位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以结合附图，并根据具体情况理解上述术语的具体含义。
除非另有明确的规定和限定，本实用新型中，若有术语“设置”、“相连”及“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。
Claims (10)
1.一种电流采样自检电路，其特征在于：包括电源(1)和通过导线与所述电源(1)构成回路的负载(2)；所述负载(2)的一端还设有连接到主控芯片MCU的用于测试的测试点，且在测试点处连接有用于读取电压变化值的测试电路；所述负载(2)和测试电路上还并联有电容C1；所述负载包括主控芯片MCU和外部设备。
2.根据权利要求1所述的电流采样自检电路，其特征在于：所述测试电路为电容C2。
3.根据权利要求1所述的电流采样自检电路，其特征在于：所述测试电路包括常规支路和检测支路；所述常规支路和检测支路的输入端均通过TEST_INPUT_PORT连接至测试点，且所述常规支路和检测支路的输出端均通过TEST_OUTPUT_PORT接地。
4.根据权利要求3所述的电流采样自检电路，其特征在于：所述检测支路包括串联的NMOS管NM1、电阻R1和NMOS管NM2，所述电阻R1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至电阻R1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至电阻R1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
5.根据权利要求3所述的电流采样自检电路，其特征在于：所述检测支路包括串联的NMOS管NM1、二极管D1和NMOS管NM2，所述二极管D1和NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至二极管D1，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至二极管D1，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
6.根据权利要求3所述的电流采样自检电路，其特征在于：所述检测支路包括串联的NMOS管NM1和NMOS管NM2，所述NMOS管NM2上并联有电容C3，且在电容C3的一端还通过AD_CHN_PORT连接至主控芯片MCU；所述NMOS管NM1的源极通过TEST_INPUT_PORT连接至测试点，NMOS管NM1的漏极连接至NMOS管NM2的漏极，NMOS管NM1的栅极通过TEST_CTRL_RORT连接至主控芯片MCU；所述NMOS管NM2的源极通过TEST_OUTPUT_PORT接地，NMOS管NM2的漏极连接至NMOS管NM1的漏极，NMOS管NM2的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
7.根据权利要求4～6中任一项所述的电流采样自检电路，其特征在于：所述NMOS管NM2的栅极还通过电阻R2连接至NMOS管NM2的源极。
8.根据权利要求3所述的电流采样自检电路，其特征在于：所述常规支路包括NMOS管NM3和NMOS管NM4，所述NMOS管NM3的漏极通过TEST_INPUT_PORT连接至测试点，NMOS管NM3的源极通过TEST_OUTPUT_PORT接地，NMOS管NM3的栅极连接至VCC；所述NMOS管NM4的漏极连接至VCC，NMOS管NM4的源极通过TEST_OUTPUT_PORT接地，NMOS管NM4的栅极通过TEST_CTRL_RORT连接至主控芯片MCU。
9.根据权利要求8所述的电流采样自检电路，其特征在于：所述NMOS管NM3的栅极和NMOS管NM4的漏极均通过电阻R3连接至VCC。
10.一种电子产品，其特征在于：包括权利要求1～9中任一项所述的电流采样自检电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222219379.8U CN218412685U (zh) | 2022-08-23 | 2022-08-23 | 一种集成在电子产品内部的电流采样自检电路及电子产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222219379.8U CN218412685U (zh) | 2022-08-23 | 2022-08-23 | 一种集成在电子产品内部的电流采样自检电路及电子产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218412685U true CN218412685U (zh) | 2023-01-31 |
Family
ID=85027857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222219379.8U Active CN218412685U (zh) | 2022-08-23 | 2022-08-23 | 一种集成在电子产品内部的电流采样自检电路及电子产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218412685U (zh) |
-
2022
- 2022-08-23 CN CN202222219379.8U patent/CN218412685U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104903738B (zh) | 具有安全系统的低功耗电池组 | |
| JP2014054164A (ja) | 蓄電装置及び電力経路開閉装置 | |
| US9269994B2 (en) | Power pack remaining capacity level detection | |
| CN103576092A (zh) | 遥控器及其电池电量的检测装置和检测方法 | |
| CN104330639B (zh) | 工业用ups电池内阻在线测试装置 | |
| CN218412685U (zh) | 一种集成在电子产品内部的电流采样自检电路及电子产品 | |
| JP2013178649A (ja) | 電池式警報器 | |
| CN207675961U (zh) | 一种金属探测器 | |
| CN203480002U (zh) | 病人监护仪电池容量检测仪 | |
| CN206178018U (zh) | 一种能自动检测自身电路电流的可穿戴设备 | |
| CN107037362A (zh) | 一种直流充电机纹波监测装置 | |
| CN114460422A (zh) | 局部放电检测仪 | |
| CN112198349A (zh) | 电表 | |
| CN208334596U (zh) | 电池监测装置和电池模组 | |
| CN203405558U (zh) | 电瓶容量检测仪 | |
| JP6365725B2 (ja) | 蓄電装置及び電力経路開閉装置 | |
| CN202522534U (zh) | 微功耗可燃气体探测器 | |
| CN206257036U (zh) | 空压机集成化数据监测总成 | |
| CN209982112U (zh) | 一种充放电可控的计量仪表电源供电电路 | |
| ES2791538T3 (es) | Sistema para determinar un indicador de una corriente de fuga interna de una entidad de batería | |
| CN217034132U (zh) | 局部放电检测仪 | |
| US11114705B2 (en) | Current measurement and voltage control approach | |
| KR20090101742A (ko) | 휴대용 장치 및 이에 적합한 전력 소비 감소 방법 | |
| CN220673451U (zh) | 一种双电源切换电路 | |
| JP6805321B1 (ja) | 検知器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |