CN218243560U - 一种可扩展的合并单元装置 - Google Patents

Abstract

本实用新型公开了一种可扩展的合并单元装置，其包括内部背板总线、电源PWR模块、跳闸TRIP模块、I/O模块、通信控制CC模块、CPU模块、以及用于模拟量采样的交流采样模块；所述CPU模块与通信控制CC模块之间通过对时总线、同步总线和数据总线通信连接，以实现采样数据之间的同步；所述CPU模块与I/O模件之间通过CAN总线和对时总线通信连接，以实现开关量的采集；所述CPU模块与跳闸TRIP模块之间通过CAN总线和对时总线通信连接，以实现对外部继电器的跳闸操作。本实用新型通过设置内部背板总线进行数据传输，并增加独立的通信控制CC模块用于光以太网的扩展，提高了通用性和扩展性，降低了电力系统的通讯和维护成本。

Description

一种可扩展的合并单元装置

技术领域

本实用新型涉及电力数字化变电站通讯技术领域，特别涉及一种可扩展的合并单元装置。

背景技术

在变电站通讯系统中，常规的合并单元装置架构通常采用单个CPU模块，受限于单个CPU模块的硬件资源，光以太网的数量一般只能支持8个，而母线保护装置至少需要24个光口；因此，对于常规的合并单元装置通常需要采用多个装置来满足工程现场使用的需求，其可靠性较低，成本较高，经济性差，不利于电力系统的通讯和维护。

实用新型内容

本实用新型的目的在于克服现有技术中的不足，提供一种可扩展的合并单元装置，该装置的通用性和扩展性得到了提高，降低了使用成本。

为达到上述目的，本实用新型是采用下述技术方案实现的：

本实用新型提供一种可扩展的合并单元装置，其包括内部背板总线、电源PWR模块、跳闸TRIP模块、I/O模块、通信控制CC模块、CPU模块、以及用于模拟量采样的交流采样模块；所述内部背板总线包括CAN总线、对时总线、同步总线和数据总线；

所述CPU模块与通信控制CC模块之间通过对时总线、同步总线和数据总线通信连接，以实现采样数据之间的同步；所述CPU模块与I/O模件之间通过CAN总线和对时总线通信连接，以实现开关量的采集；所述CPU模块与跳闸TRIP模块之间通过CAN总线和对时总线通信连接，以实现对外部继电器的跳闸操作。

优选地，所述内部背板总线还包括电压监测总线；所述CPU模块通过所述电压监测总线与电源PWR模块连接，以对供电电压进行监视。

优选地，所述的交流采样模块的面板宽度为10TE；所述电源PWR模块的面板宽度为9TE；所述CPU模块、跳闸TRIP模块、通信控制CC模块和I/O模块的面板宽度均为5TE。

优选地，所述电源PWR模块的数量为1；所述I/O模块的数量为4；所述通信控制CC模块的数量为3；所述CPU模块、跳闸TRIP模块及交流采样模块的数量均为2。

优选地，所述通信控制CC模块采用型号为EP4CE55F23I7的FPGA芯片；每个所述通信控制CC模块均支持12个传输速率为100Mbps的光以太网的扩展及数据同步。

优选地，所述CPU模块采用全志T3/A40i处理器；所述FPGA芯片与所述全志T3/A40i处理器之间通过千兆以太网RGMII接口、串行总线SPI以及SDIO总线进行通信连接。

优选地，所述CAN总线的芯片型号为SI65HVD230DR，所述CAN总线对开关量数据的传输速率为1Mbps。

优选地，还包括面板模块；所述面板模块包括传输速率为100Mbps的以太网口；所述通信控制CC模块和CPU模块均通过以太网与所述面板模块连接；所述面板模块还包括32个状态指示灯RUN_LED以及用于实现人机交互的LCD液晶显示屏。

优选地，所述数据总线包括第一收发器U1、第二收发器U2和第三收发器U3；所述第一收发器U1包括用于数据发送的管脚BUS_Tx，所述第二收发器U2包括用于接收总线数据的接收管脚BUS_Rx；所述第二收发器的输入端A经第三电阻R3和第一电阻R1与所述第一收发器U1的输出端Y电连，以实现数据BUS_Data的传输；并且电源VCC33经第二电阻R2与相互并联的第三电阻R3和第一电阻R1电连；所述第三收发器U3的时钟输入BUS_Clk通过电阻R7和电容C1与接地点GND相连，以降低时钟信号的辐射发射的能量。

优选地，所述对时总线包括第四收发器U4和第五收发器U5；所述第四收发器U4包括用于数据发送管脚Tx；所述第五收发器U5包括用于接收数据信号的接收管脚为Rx；所述第五收发器U5的输入端A经第十电阻R10和第八电阻R8与所述第四收发器U4的输出端Y电连，以实现数据Data的传输；并且电源VCC33经第九电阻R9与相互并联的第八电阻R8和第十电阻R10电连。

与现有技术相比，本实用新型所达到的有益效果是：

本实用新型通过设置内部背板总线进行数据传输，并增加独立的通信控制CC模块用于光以太网的灵活配置和扩展，提高了通用性和扩展性，降低了电力系统的通讯和维护成本，并且通信控制CC模块采用FPGA芯片，提高了装置数据传输可靠性，适用性强，能够满足不同工程现场使用的需求。

附图说明

图1是本实用新型实施例提供的可扩展的合并单元装置的结构示意图；

图2是本实用新型实施例提供的数据总线的电路原理示意图；

图3是本实用新型实施例提供的对时总线的电路原理示意图。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、 “底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本实用新型中的具体含义。

如图1所示，本实用新型实施例提供的可扩展的合并单元装置，包括内部背板总线，内部背板总线包括CAN总线101、对时总线102、同步总线103、数据总线104和电压监测总线；以及，包括至少一个电源PWR模块300，跳闸TRIP模块310、（开入/开出）I/O模块320、CPU模块340、面板模块360、用于光以太网接口的通信控制CC模块330、用于模拟量采样的交流采样模块350；其中，CPU模块340与通信控制CC模块330之间通过对时总线102、同步总线103和数据总线104通信连接，以实现采样数据之间的同步；CPU模块340与I/O模件320之间通过CAN总线101和对时总线102通信连接，以实现开关量的采集；CPU模块340与跳闸TRIP模块310之间通过CAN总线101和对时总线102通信连接，以实现对外部继电器的跳闸操作；CPU模块340通过所述电压监测总线105与电源PWR模块300连接，以对供电电压进行监视。

在本实用新型实施例中交流采样模块350的面板宽度为10TE，电源PWR模块300的面板宽度为9TE，CPU模块340、跳闸TRIP模块310、通信控制CC模块330和I/O模块320的面板宽度均为5TE，其中1TE等于5.08mm；此外，本实用新型实施例中的设有电源PWR模块300的数量为1，I/O模块320的数量为4，通信控制CC模块330的数量为3，CPU模块340、跳闸TRIP模块310及交流采样模块350的数量均为2。

具体的，电源PWR模块300支持交流电压220V输入和直流电压220V的输入，自适应输出电压/电流为24V/10A和5V/15A，用于装置各个模块的供电。

通信控制CC模块330采用Intel厂家中型号为EP4CE55F23I7的FPGA芯片，通过FPGA芯片自带LVDS数据管脚对数据总线104和同步总线103进行编解码，编解码方案为4B5B，提高数据传输可靠性，且每1个通信控制CC模块330支持12个100Mbps光以太网数量的扩展及数据同步，通用性和扩展性得到了提高。CPU模块340采用全志T3/A40i处理器，Cortex-A7架构，主频1.2GHz，内存1GB ，DDR3L采用紫光国芯SCB15H1G160AF，存储Emmc采用器件MTFC8GAKAJCN-4M，CPU模块340上高云GW2A-55的FPGA芯片，用于48路模拟量采集、开入/开出（I/O）、对时等功能实现，且FPGA芯片与全志T3/A40i处理器之间通过千兆以太网RGMII接口、串行总线SPI以及SDIO总线进行数据通信；CPU模块340还具备对电源PWR模块300的监视功能，支持装置24V、5V、3.3V等内部供电电压监视。交流采样模块350，由24路电压互感器和24路电流互感器组成，实现对电网交流信号的电压和电流变换，用于模拟量的采样。面板模块360包括传输速率为100Mbps的以太网口，32个状态指示灯RUN_LED、LCD液晶显示屏，通信控制CC模块330和CPU模块340均通过以太网与面板模块360连接，且LCD液晶显示屏支持触摸功能，实现人机界面的交互。CAN总线的芯片型号为SI65HVD230DR，用于开关量数据的传输，其传输速率为1Mbps。

作为本实用新型的一种实施例，数据总线104的电路原理如图2所示，数据总线104的电路采用高速开漏输出的第一收发器U1、第二收发器U2和第三收发器U3；其中，第一收发器U1包括用于数据发送的管脚BUS_Tx；第二收发器U2包括用于接收总线数据的接收管脚BUS_Rx，接收管脚BUS_Rx经第四电阻R4与第二收发器U2的输出端Y电连；第二收发器的输入端A经第三电阻R3和第一电阻R1与所述第一收发器U1的输出端Y电连，实现总线数据的线与逻辑，用于数据BUS_Data的传输；并且电源VCC33经第二电阻R2与相互并联的第三电阻R3和第一电阻R1电连；所述第三收发器U3的时钟输入BUS_Clk通过电阻R7和电容C1与接地点GND相连，以降低时钟信号的辐射发射的能量。此外，数据总线104的最高传输速率为100Mbps，用于高带宽数据采样值报文和GOOSE报文的传输用来传输内部采样值报文和GOOSE报文，采样值报文发送间隔250us，GOOSE报文发送间隔最小500us；且数据总线104具备仲裁功能，多个模块可根据模块节点地址进行总线竞争，节点地址越小的优先级越高；数据总线104还用来传输采样值报文和GOOSE报文，实现合并单元装置事务报文的处理，并且报文支持多个模块接收，从而实现多个光以太网接口数据通信的扩展。

作为本实用新型的一种实施例，对时总线102的电路原理如图3所示，对时总线102采用普通开漏输出的第四收发器U4和第五收发器U5；第四收发器U4包括用于数据发送管脚Tx；第五收发器U5包括用于接收数据信号的接收管脚为Rx，接收管脚为Rx经第十电阻R10与第五收发器U5的输出端Y电连；所述第五收发器U5的输入端A经第十电阻R10和第八电阻R8与所述第四收发器U4的输出端Y电连，实现总线数据的线与逻辑，用于数据Data的传输；并且电源VCC33经第九电阻R9与相互并联的第八电阻R8和第十电阻R10电连。需要进一步说明的是，同步总线103与对时总线102的电路原理相同，此外，对时总线102和同步总线103最高传输速率均为5Mbps，用于传输对时信号和同步脉冲信号。同步总线103同步精度误差±50ppm，同步总线103还用于CPU模块340产生采样值报文序号，序号范围为0-3999。

本实用新型实施例提供的可扩展的合并单元装置，采用内部背板总线，并增加独立的通信控制CC模块330用于光以太网的扩展，通用性和扩展性得到了提高，不仅降低了成本，还提高了数据传输的可靠性，对于工程现场使用具有非常重要的意义。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。

Claims (10)

1.一种可扩展的合并单元装置，其特征在于，包括内部背板总线、电源PWR模块、跳闸TRIP模块、I/O模块、通信控制CC模块、CPU模块、以及用于模拟量采样的交流采样模块；所述内部背板总线包括CAN总线、对时总线、同步总线和数据总线；

所述CPU模块与通信控制CC模块之间通过对时总线、同步总线和数据总线通信连接，以实现采样数据之间的同步；所述CPU模块与I/O模件之间通过CAN总线和对时总线通信连接，以实现开关量的采集；所述CPU模块与跳闸TRIP模块之间通过CAN总线和对时总线通信连接，以实现对外部继电器的跳闸操作。

2.根据权利要求1所述的可扩展的合并单元装置，其特征在于，所述内部背板总线还包括电压监测总线；所述CPU模块通过所述电压监测总线与电源PWR模块连接，以对供电电压进行监视。

3.根据权利要求1所述的可扩展的合并单元装置，其特征在于，所述的交流采样模块的面板宽度为10TE；所述电源PWR模块的面板宽度为9TE；所述CPU模块、跳闸TRIP模块、通信控制CC模块和I/O模块的面板宽度均为5TE。

4.根据权利要求1至3任一所述的可扩展的合并单元装置，其特征在于，所述电源PWR模块的数量为1；所述I/O模块的数量为4；所述通信控制CC模块的数量为3；所述CPU模块、跳闸TRIP模块及交流采样模块的数量均为2。

5.根据权利要求4所述的可扩展的合并单元装置，其特征在于，所述通信控制CC模块采用型号为EP4CE55F23I7的FPGA芯片；每个所述通信控制CC模块均支持12个传输速率为100Mbps的光以太网的扩展及数据同步。

6.根据权利要求5所述的可扩展的合并单元装置，其特征在于，所述CPU模块采用全志T3/A40i处理器；所述FPGA芯片与所述全志T3/A40i处理器之间通过千兆以太网RGMII接口、串行总线SPI以及SDIO总线进行通信连接。

7.根据权利要求1所述的可扩展的合并单元装置，其特征在于，所述CAN总线的芯片型号为SI65HVD230DR，所述CAN总线对开关量数据的传输速率为1Mbps。

8.根据权利要求1所述的可扩展的合并单元装置，其特征在于，还包括面板模块；所述面板模块包括传输速率为100Mbps的以太网口；所述通信控制CC模块和CPU模块均通过以太网与所述面板模块连接；所述面板模块还包括32个状态指示灯RUN_LED以及用于实现人机交互的LCD液晶显示屏。

9.根据权利要求1所述的可扩展的合并单元装置，其特征在于，所述数据总线包括第一收发器U1、第二收发器U2和第三收发器U3；所述第一收发器U1包括用于数据发送的管脚BUS_Tx，所述第二收发器U2包括用于接收总线数据的接收管脚BUS_Rx；所述第二收发器的输入端A经第三电阻R3和第一电阻R1与所述第一收发器U1的输出端Y电连，以实现数据BUS_Data的传输；并且电源VCC33经第二电阻R2与相互并联的第三电阻R3和第一电阻R1电连；所述第三收发器U3的时钟输入BUS_Clk通过电阻R7和电容C1与接地点GND相连，以降低时钟信号的辐射发射的能量。

10.根据权利要求1所述的可扩展的合并单元装置，其特征在于，所述对时总线包括第四收发器U4和第五收发器U5；所述第四收发器U4包括用于数据发送管脚Tx；所述第五收发器U5包括用于接收数据信号的接收管脚为Rx；所述第五收发器U5的输入端A经第十电阻R10和第八电阻R8与所述第四收发器U4的输出端Y电连，以实现数据Data的传输；并且电源VCC33经第九电阻R9与相互并联的第八电阻R8和第十电阻R10电连。

Images