CN217640626U - 一种单加串器芯片驱动双显示屏的驱动电路 - Google Patents

Abstract

本实用新型公开了一种单加串器芯片驱动双显示屏的驱动电路，该电路包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，所述应用处理器芯片的输出端连接所述加串器芯片的输入端，所述加串器芯片的输出端分别连接所述第一显示屏和第二显示屏，所述应用处理器芯片输出两路MIPI‑DSI信号至所述加串器芯片，所述加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至所述第一显示屏以驱动所述第一显示屏，另一路LVDS信号输出至所述第二显示屏以驱动所述第二显示屏。相对于现有技术，本实用新型减少了外围器件的数量，节省了PCB面积，降低了成本。

Description

一种单加串器芯片驱动双显示屏的驱动电路

技术领域

本实用新型涉及显示屏驱动电路技术领域，特别涉及一种单加串器芯片驱动双显示屏的驱动电路。

背景技术

如图1所示，目前的加串器芯片只能接收一路MIPI-DSI信号，输出一路LVDS信号，驱动一块显示屏，所以在驱动两块显示屏时，需要使用两颗加串器芯片才能驱动两块显示屏，这种方案印刷电路板设计复杂，人力、物料和制造成本高。

实用新型内容

本实用新型的主要目的在于提出一种单加串器芯片驱动双显示屏的驱动电路，旨在减少外围器件的数量，节省PCB面积，降低成本。

为实现上述目的，本实用新型提供了一种单加串器芯片驱动双显示屏的驱动电路，包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，所述应用处理器芯片的输出端连接所述加串器芯片的输入端，所述加串器芯片的输出端分别连接所述第一显示屏和第二显示屏，所述应用处理器芯片输出两路MIPI-DSI信号至所述加串器芯片，所述加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至所述第一显示屏以驱动所述第一显示屏，另一路LVDS信号输出至所述第二显示屏以驱动所述第二显示屏。

本实用新型进一步地技术方案是，所述MIPI-DSI信号为高速低压差分信号。

本实用新型进一步地技术方案是，所述MIPI-DSI信号包括四路data信号和一路clock信号。

本实用新型进一步地技术方案是，所述LVDS信号为单组差分信号。

本实用新型进一步地技术方案是，所述LVDS信号只有N/P两根信号。

本实用新型进一步地技术方案是，还包括与所述加串器芯片连接的第一展频晶振和第二展频晶振。

本实用新型单加串器芯片驱动双显示屏的驱动电路的有益效果是：本实用新型通过上述技术方案，包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，所述应用处理器芯片的输出端连接所述加串器芯片的输入端，所述加串器芯片的输出端分别连接所述第一显示屏和第二显示屏，所述应用处理器芯片输出两路MIPI-DSI信号至所述加串器芯片，所述加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至所述第一显示屏以驱动所述第一显示屏，另一路LVDS信号输出至所述第二显示屏以驱动所述第二显示屏，减少了外围器件的数量，节省了PCB面积，降低了成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是现有技术中双显示屏的驱动电路示意图；

图2是本实用新型单加串器芯片驱动双显示屏的驱动电路较佳实施例的电路结构示意图；

图3是本实用新型单加串器芯片驱动双显示屏的驱动电路较佳实施例的具体电路结构示意图；

图4是DS90UB941的1.1V供电IC电路示意图；

图5是DS90UB941电源的滤波电容示意图；

图6是imx8x的MIPI-DSI的输出示意图；

图7是DS90UB941的主要功能实现部分示意图；

图8是DS90UB941的展频晶振示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

考虑到目前的加串器芯片只能接收一路MIPI-DSI信号，输出一路LVDS信号，驱动一块显示屏，所以在驱动两块显示屏时，需要使用两颗加串器芯片才能驱动两块显示屏，这种方案印刷电路板设计复杂，人力、物料和制造成本高，由此本实用新型提出一种解决方案。

具体地，本实用新型提出一种用单颗加串器芯片驱动两块显示屏的解决方案，该解决方案包括应用处理器和加串器芯片，应用处理器输出两路MIPI-DSI信号到加串器芯片，两路MIPI-DSI信号经加串器芯片处理后再输出两路LVDS信号，每一路LVDS信号可以驱动一块显示屏，也就是通过一颗加串器芯片可以驱动两块显示屏，由此降低物料成本，减少外围器件的数量，节省PCB面积，降低方案的成本。

请参照图2至图3，本实用新型提出的单加串器芯片驱动双显示屏的驱动电路较佳实施例包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，应用处理器芯片的输出端连接加串器芯片的输入端，加串器芯片的输出端分别连接第一显示屏和第二显示屏，应用处理器芯片输出两路MIPI-DSI信号至加串器芯片，加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至第一显示屏以驱动第一显示屏，另一路LVDS信号输出至第二显示屏以驱动第二显示屏。

本实施例通过应用处理器芯片输出两路MIPI-DSI信号到加串器芯片，两路MIPI-DSI信号经过加串器芯片处理后，再输出两路LVDS信号，每一路LVDS信号可以驱动一块显示屏，也就是通过一颗加串器芯片可以驱动两块显示屏，由此实现单加串器驱动双显示屏，进而降低物料成本，减少外围器件的数量，节省PCB面积，降低方案的成本。

进一步地，本实施例中，MIPI-DSI信号为高速低压差分信号。

其中，应用处理器芯片输出两路MIPI-DSI信号，每一路MIPI-DSI信号的格式为4+1的格式，即4路data信号和1路clock信号。

更进一步地，本实施例中，LVDS信号为单组差分信号。

其中，加串器芯片输出两路LVDS信号，每一路LVDS信号的格式为单组差分信号，即一组LVDS信号只有N/P两根信号。一组LVDS信号即可传输视频图像，也是一种高速低压差分信号。

本实施例中，该单加串器芯片驱动双显示屏的驱动电路还包括与加串器芯片连接的第一展频晶振和第二展频晶振。

本实施例中，加串器芯片支持外部展频晶振输入，每一路MIPI-DSI信号都支持单独的展频晶振输入，展频晶振能够降低系统的EMI，可以满足更严苛的EMC试验。

以下对本实用新型的实现原理进行详细阐述。

如图4至图8所示，其中，图4和图5是本实用新型单加串器芯片驱动双显示屏的驱动电路的供电部分电路，图5至图8是本实用新型单加串器芯片驱动双显示屏的驱动电路的功能实现部分电路。

具体地，图4是DS90UB941的1.1V供电IC，负责为DS90UB941提供1.1V电源；图5是DS90UB941电源的滤波电容，用于滤除电源上的高频杂讯；图6是imx8x的MIPI-DSI的输出，输出2路MIPI-DSI信号，4路差分数据，1路差分时钟；图7是DS90UB941的主要功能实现部分，此IC把从IMX8X输出的2路MIPI-DSI信号，转换为2路独立的LVDS信号，实现驱动2个独立的显示屏；图8是DS90UB941的展频晶振，用于降低LVDS信号的EMI。

供电部分是给DS90UB941AS-Q1供电，主要包括电源芯片U45，为1.8V转1.1V LDO，500mA输出电流，以及DS90UB941SA-Q1各路供电的滤波电容。功能部分是具体实现MIPI-DSI转LVDS信号。应用处理器芯片U880SIMX8QX5AVLF1BB输出两路MIPI-DSI信号到U23DS90UB941AS-Q1，即“MIPI-DSI to LVDS”内标识为“MIPI-DSI 0”和“MIPI-DSI 1”的虚线框内的信号即为MIPI-DSI信号，MIPI-DSI0和MIPI-DSI1信号经过DS90UB941AS-Q1处理后，输出2路LVDS信号，即虚线框内的“LVDS0”和“LVDS1”内的信号。这2路LVDS信号分别送往“第一显示屏”和“第二显示屏”，即可实现“第一显示屏”和“第二显示屏”显示图像。即达成了单加串器芯片驱动双显示屏的驱动电路。图中Y31(90MHz)和Y32(29MHz)均为展频晶振，频率值可以根据显示屏的分辨率大小自行选择，展频晶振可以降低系统的EMI，能满足更严格的EMC实验。

本实用新型单加串器芯片驱动双显示屏的驱动电路的有益效果是：本实用新型通过上述技术方案，包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，应用处理器芯片的输出端连接加串器芯片的输入端，加串器芯片的输出端分别连接第一显示屏和第二显示屏，应用处理器芯片输出两路MIPI-DSI信号至加串器芯片，加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至第一显示屏以驱动第一显示屏，另一路LVDS信号输出至第二显示屏以驱动第二显示屏，减少了外围器件的数量，节省了PCB面积，降低了成本。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (6)

1.一种单加串器芯片驱动双显示屏的驱动电路，其特征在于，包括应用处理器芯片、加串器芯片、第一显示屏和第二显示屏，其中，所述应用处理器芯片的输出端连接所述加串器芯片的输入端，所述加串器芯片的输出端分别连接所述第一显示屏和第二显示屏，所述应用处理器芯片输出两路MIPI-DSI信号至所述加串器芯片，所述加串器芯片输出两路LVDS信号，其中一路LVDS信号输出至所述第一显示屏以驱动所述第一显示屏，另一路LVDS信号输出至所述第二显示屏以驱动所述第二显示屏。

2.根据权利要求1所述的单加串器芯片驱动双显示屏的驱动电路，其特征在于，所述MIPI-DSI信号为高速低压差分信号。

3.根据权利要求2所述的单加串器芯片驱动双显示屏的驱动电路，其特征在于，所述MIPI-DSI信号包括四路data信号和一路clock信号。

4.根据权利要求1所述的单加串器芯片驱动双显示屏的驱动电路，其特征在于，所述LVDS信号为单组差分信号。

5.根据权利要求4所述的单加串器芯片驱动双显示屏的驱动电路，其特征在于，所述LVDS信号只有N/P两根信号。

6.根据权利要求1至5任意一项所述的单加串器芯片驱动双显示屏的驱动电路，其特征在于，还包括与所述加串器芯片连接的第一展频晶振和第二展频晶振。

Images