CN217427670U - 一种浪涌抑制快速放电电路 - Google Patents

Abstract

本申请公开了一种浪涌抑制快速放电电路，属于电路设计领域，解决了目前过压浪涌抑制器对浪涌电压抑制效果不好的问题。NMOS管的漏极和输入端连接，NMOS管的源极和输出端连接，NMOS管的栅极连接在驱动电压和第一电阻之间。PMOS管的漏极连接在NMOS管的源极和输出端之间，PMOS管的栅极连接在第一电阻和第二电阻之间，PMOS管的源极连接在驱动电压和NMOS管的栅极之间。第一三极管的集电极与第二电阻的另一端连接，第一三极管的基极连接在第三电阻和第四电阻之间。第五电阻的一端连接在第二三极管的发射极和第一三极管的发射极之间，且第五电阻的另一端和第四电阻的另一端接地。本申请的浪涌电压抑制效果好。

Description

一种浪涌抑制快速放电电路

技术领域

本申请涉及电路设计技术领域，尤其涉及一种浪涌抑制快速放电电路。

背景技术

在实际应用中，当设备开关、电源切换、负载突变或受到干扰时，直流供电母线上会产生电压瞬变和浪涌电压，若不对直流母线上的浪涌电压进行抑制，会导致后级电源停止工作或过压烧毁，造成系统故障。因此，需要采取一定的措施对浪涌电压进行抑制，以对系统进行保护。

目前，通常采用过压浪涌抑制器对浪涌电压进行抑制，然而在输入过压时，往往因为主钳位MOS的驱动电压下降速度过慢，使得钳位MOS无法迅速工作在线性区，导致输出过压，从而使得浪涌电压的抑制效果不好。

实用新型内容

本申请实施例通过提供一种浪涌抑制快速放电电路，解决了目前过压浪涌抑制器对浪涌电压的抑制效果不好的问题。

本实用新型实施例提供了一种浪涌抑制快速放电电路，该浪涌抑制快速放电电路包括电源、第一三极管、第二三极管、NMOS管和PMOS管；所述电源包括输入端和输出端；第一电阻和第二电阻串联，所述第一电阻的另一端与驱动电压连接；所述NMOS管的漏极和所述输入端连接，所述NMOS管的源极和所述输出端连接，所述NMOS管的栅极连接在所述驱动电压和所述第一电阻之间；所述PMOS管的漏极连接在所述NMOS管的源极和所述输出端之间，所述PMOS管的栅极连接在所述第一电阻和所述第二电阻之间，所述PMOS管的源极连接在所述驱动电压和所述NMOS管的栅极之间；第三电阻和第四电阻串联，所述第三电阻的另一端连接在所述PMOS管的漏极和所述输出端之间；第一电容并联在所述第三电阻的两端；所述第二三极管的集电极连接在所述输入端和所述NMOS管的漏极之间，所述第二三极管的基极与基准电压连接，所述第二三极管的发射极与所述第一三极管的发射极连通；所述第一三极管的集电极与所述第二电阻的另一端连接，所述第一三极管的基极连接在所述第三电阻和所述第四电阻之间；第五电阻的一端连接在所述第二三极管的发射极和所述第一三极管的发射极之间，且所述第五电阻的另一端和所述第四电阻的另一端共同接地。

在一种可能的实现方式中，该浪涌抑制快速放电电路还包括第一滤波电容；所述第一滤波电容的一端连接在所述输入端和所述第二三极管的集电极之间，所述第一滤波电容的另一端接地。

在一种可能的实现方式中，该浪涌抑制快速放电电路还包括第二滤波电容；所述第二滤波电容的一端连接在所述PMOS管的漏极和所述输出端之间，所述第二滤波电容的另一端接地。

在一种可能的实现方式中，所述基准电压的大小为5V。

本实用新型实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本实用新型实施例提供了一种浪涌抑制快速放电电路，该浪涌抑制快速放电电路包括电源、第一三极管、第二三极管、NMOS管和PMOS管。电源包括输入端和输出端。第一电阻和第二电阻串联，第一电阻的另一端与驱动电压连接。NMOS管的漏极和输入端连接，NMOS管的源极和输出端连接，NMOS管的栅极连接在驱动电压和第一电阻之间。PMOS管的漏极连接在NMOS管的源极和输出端之间，PMOS管的栅极连接在第一电阻和第二电阻之间，PMOS管的源极连接在驱动电压和NMOS管的栅极之间。第三电阻和第四电阻串联，第三电阻的另一端连接在PMOS管的漏极和输出端之间。第一电容并联在第三电阻的两端。第二三极管的集电极连接在输入端和NMOS管的漏极之间，第二三极管的基极与基准电压连接，第二三极管的发射极与第一三极管的发射极连通。第一三极管的集电极与第二电阻的另一端连接，第一三极管的基极连接在第三电阻和第四电阻之间。第五电阻的一端连接在第二三极管的发射极和第一三极管的发射极之间，且第五电阻的另一端和第四电阻的另一端共同接地。当电路正常工作时，第二三极管导通，第五电阻上电压被钳位，即第一三极管的发射极电压恒定，输出端的电压通过第三电阻和第四电阻分压，使得第一三极管基极电压低于第一三极管导通电压，第一三极管不导通，PMOS管不导通；当浪涌电压通过时，输出端的电压通过第三电阻和第四电阻分压，此时第一三极管基极电压高于第一三极管导通电压，第一三极管导通，驱动电压通过第一电阻和第二电阻分压使得PMOS管导通，从而使得NMOS管的驱动电压快速放到输出上，使得NMOS管迅速工作于线性区，从而实现输出钳位，进而实现浪涌电压的快速、高效抑制。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的浪涌抑制快速放电电路的电路图。

图标：Vin-输入端；V0-输出端；Q1-NMOS管；Q2-PMOS管；C1-第一滤波电容；C2-第二滤波电容；C3-第一电容；VT1-第一三极管；VT2-第二三极管；VREF-基准电压；VG-驱动电压；R1-第一电阻；R2-第二电阻；R3-第三电阻；R4-第四电阻；R5-第五电阻。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型实施例的描述中，需要说明的是，术语“中心”、“上”、“下”“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型实施例中的具体含义。

如图1所示，本实用新型实施例提供了一种浪涌抑制快速放电电路，该浪涌抑制快速放电电路包括电源、第一三极管VT1、第二三极管VT2、NMOS管Q1和PMOS管Q2。

继续参照图1所示，电源包括输入端Vin和输出端V0。第一电阻R1和第二电阻R2串联，第一电阻R1的另一端与驱动电压VG连接。具体地，驱动电压VG是指使器件开始工作所需的最小供电电压。

在实际应用中，NMOS管Q1的漏极和输入端Vin连接，NMOS管Q1的源极和输出端V0连接，NMOS管Q1的栅极连接在驱动电压VG和第一电阻R1之间。具体地，NMOS管Q1指的是N沟道型MOS管。NMOS管Q1在正常工作时根据GS电压高低，工作于线性区或饱和区，工作于线性区时，DS相当于一个跟随GS电压变化的可变电阻，从而实现浪涌电压以及电流的限制。

继续参照图1所示，PMOS管Q2的漏极连接在NMOS管Q1的源极和输出端V0之间，PMOS管Q2的栅极连接在第一电阻R1和第二电阻R2之间，PMOS管Q2的源极连接在驱动电压VG和NMOS管Q1的栅极之间。具体地，PMOS管Q2指的是P沟道型MOS管。PMOS管Q2在正常工作时根据GS电压高低，工作于线性区或饱和区，工作于线性区时，DS相当于一个跟随GS电压变化的可变电阻，从而实现浪涌电压以及电流的限制。

具体地，第三电阻R3和第四电阻R4串联，第三电阻R3的另一端连接在PMOS管Q2的漏极和输出端V0之间。第一电容C3并联在第三电阻R3的两端。第二三极管VT2的集电极连接在输入端Vin和NMOS管Q1的漏极之间，第二三极管VT2的基极与基准电压VREF连接，第二三极管VT2的发射极与第一三极管VT1的发射极连通。第一三极管VT1的集电极与第二电阻R2的另一端连接，第一三极管VT1的基极连接在第三电阻R3和第四电阻R4之间。第五电阻R5的一端连接在第二三极管VT2的发射极和第一三极管VT1的发射极之间，且第五电阻R5的另一端和第四电阻R4的另一端共同接地。在实际应用中，当浪涌电压通过时，输出端V0的电压通过第三电阻R3和第四电阻R4分压，此时第一三极管VT1基极电压高于第一三极管VT1导通电压，第一三极管VT1导通，驱动电压VG通过第一电阻R1和第二电阻R2分压使得PMOS管Q2导通，以使PMOS管Q2工作在线性区，从而控制NMOS管Q1工作于线性区，NMOS管Q1工作于线性区后就相当于一个可变电阻，进而实现电流和电压的抑制；当浪涌电压结束后，电路通过控制PMOS管Q2的电压以使PMOS管Q2完全关断，从而使得NMOS管Q1完全导通，进而使得电路恢复正常工作。

本实用新型实施例提供了一种浪涌抑制快速放电电路，该浪涌抑制快速放电电路包括电源、第一三极管VT1、第二三极管VT2、NMOS管Q1和PMOS管Q2。电源包括输入端Vin和输出端V0。第一电阻R1和第二电阻R2串联，第一电阻R1的另一端与驱动电压VG连接。NMOS管Q1的漏极和输入端Vin连接，NMOS管Q1的源极和输出端V0连接，NMOS管Q1的栅极连接在驱动电压VG和第一电阻R1之间。PMOS管Q2的漏极连接在NMOS管Q1的源极和输出端V0之间，PMOS管Q2的栅极连接在第一电阻R1和第二电阻R2之间，PMOS管Q2的源极连接在驱动电压VG和NMOS管Q1的栅极之间。第三电阻R3和第四电阻R4串联，第三电阻R3的另一端连接在PMOS管Q2的漏极和输出端V0之间。第一电容C3并联在第三电阻R3的两端。第二三极管VT2的集电极连接在输入端Vin和NMOS管Q1的漏极之间，第二三极管VT2的基极与基准电压VREF连接，第二三极管VT2的发射极与第一三极管VT1的发射极连通。第一三极管VT1的集电极与第二电阻R2的另一端连接，第一三极管VT1的基极连接在第三电阻R3和第四电阻R4之间。第五电阻R5的一端连接在第二三极管VT2的发射极和第一三极管VT1的发射极之间，且第五电阻R5的另一端和第四电阻R4的另一端共同接地。当电路正常工作时，第二三极管VT2导通，第五电阻R5上电压被钳位，即第一三极管VT1的发射极电压恒定，输出端V0的电压通过第三电阻R3和第四电阻R4分压，使得第一三极管VT1基极电压低于第一三极管VT1导通电压，第一三极管VT1不导通，PMOS管Q2不导通；当浪涌电压通过时，输出端V0的电压通过第三电阻R3和第四电阻R4分压，此时第一三极管VT1基极电压高于第一三极管VT1导通电压，第一三极管VT1导通，驱动电压VG通过第一电阻R1和第二电阻R2分压使得PMOS管Q2导通，从而使得NMOS管Q1的驱动电压VG快速放到输出上，使得NMOS管Q1迅速工作于线性区，从而实现输出钳位，进而实现浪涌电压的快速、高效抑制。

继续参照图1所示，该浪涌抑制快速放电电路还包括第一滤波电容C1。第一滤波电容C1的一端连接在输入端Vin和第二三极管VT2的集电极之间，第一滤波电容C1的另一端接地。具体地，第一滤波电容C1能够滤除电路中的交流成分，使得电路输出的直流更加平滑，从而使得设备的运行更加的稳定。

在实际应用中，该浪涌抑制快速放电电路还包括第二滤波电容C2。第二滤波电容C2的一端连接在PMOS管Q2的漏极和输出端V0之间，第二滤波电容C2的另一端接地。具体地，第二滤波电容C2能够滤除电路中的交流成分，使得电路输出的直流更加平滑，从而使得设备的运行更加的稳定。

具体地，基准电压VREF的大小为5V。

本说明书中的各个实施方式采用递进的方式描述，各个实施方式之间相同或相似的部分互相参见即可，每个实施方式重点说明的都是与其他实施方式的不同之处。

以上实施例仅用以说明本申请的技术方案，而非对本申请限制；尽管参照前述实施例对本申请进行了详细的说明，本领域普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请技术方案的范围。

Claims (4)

1.一种浪涌抑制快速放电电路，其特征在于，包括电源、第一三极管、第二三极管、NMOS管和PMOS管；

所述电源包括输入端和输出端；

第一电阻和第二电阻串联，所述第一电阻的另一端与驱动电压连接；

所述NMOS管的漏极和所述输入端连接，所述NMOS管的源极和所述输出端连接，所述NMOS管的栅极连接在所述驱动电压和所述第一电阻之间；所述PMOS管的漏极连接在所述NMOS管的源极和所述输出端之间，所述PMOS管的栅极连接在所述第一电阻和所述第二电阻之间，所述PMOS管的源极连接在所述驱动电压和所述NMOS管的栅极之间；

第三电阻和第四电阻串联，所述第三电阻的另一端连接在所述PMOS管的漏极和所述输出端之间；第一电容并联在所述第三电阻的两端；

所述第二三极管的集电极连接在所述输入端和所述NMOS管的漏极之间，所述第二三极管的基极与基准电压连接，所述第二三极管的发射极与所述第一三极管的发射极连通；所述第一三极管的集电极与所述第二电阻的另一端连接，所述第一三极管的基极连接在所述第三电阻和所述第四电阻之间；

第五电阻的一端连接在所述第二三极管的发射极和所述第一三极管的发射极之间，且所述第五电阻的另一端和所述第四电阻的另一端共同接地。

2.根据权利要求1所述的浪涌抑制快速放电电路，其特征在于，还包括第一滤波电容；

所述第一滤波电容的一端连接在所述输入端和所述第二三极管的集电极之间，所述第一滤波电容的另一端接地。

3.根据权利要求1所述的浪涌抑制快速放电电路，其特征在于，还包括第二滤波电容；

所述第二滤波电容的一端连接在所述PMOS管的漏极和所述输出端之间，所述第二滤波电容的另一端接地。

4.根据权利要求1所述的浪涌抑制快速放电电路，其特征在于，所述基准电压的大小为5V。

Images