CN217426117U - 存储介质读写对象的切换装置 - Google Patents

Abstract

一种存储介质读写对象的切换装置，包括：处理模块；以及与所述处理模块分别电性连接的：存储介质模块，其与信号转换模块电性连接；数据传输线检测模块，用于检测数据传输线是否插入数据接口中以及为所述信号转换模块供电；模拟开关模块，用于根据所述数据传输线的插入状态切换所述存储介质模块的通信对象；本装置通过处理模块、存储介质模块、信号转换模块、数据传输线检测模块及模拟开关模块配合，实现存储介质模块的读写对象快速切换，便于使用者按需求使用。

Description

存储介质读写对象的切换装置

技术领域

本实用新型涉及存储介质通信技术领域，特别涉及一种存储介质读写对象的切换装置。

背景技术

一般来说，同一颗IC上会有多个封装，封装引脚越多，价格就会越贵。研发工程师会根据产品的需求选择相应的封装，以达到IC引脚的高利用率，但由于某些引脚复用的关系以及要实现的功能繁多，IC上的SDIO接口以及USB接口出现不够用的情况，进而无法兼顾数据传输以及各功能，因此需要对IC进行重新选型，耗费时间以及精力。

实用新型内容

基于此，有必要针对上述技术问题，提供一种存储介质读写对象的切换装置。

为实现上述目的，本实用新型提供的一种存储介质读写对象的切换装置，包括：

处理模块；以及与处理模块分别电性连接的：

存储介质模块，其与信号转换模块电性连接；

数据传输线检测模块，用于检测数据传输线是否插入数据接口中以及为信号转换模块供电；

模拟开关模块，用于根据数据传输线的插入状态切换存储介质模块的通信对象，模拟开关模块包括开关芯片U1、电阻R9及电容C2，开关芯片U1的第一引脚与处理模块连接，电阻R9的第一端与开关芯片U1的第一引脚连接，电阻R9的第二端接地，电容C2连接在开关芯片U1的第十六引脚上；

其中，当数据传输线未插入数据接口中时，存储介质模块通过模拟开关模块与处理模块进行读写操作；

当数据传输线接入数据接口中时，存储介质模块通过模拟开关模块、信号转换模块与外部设备进行读写操作。

优选的，处理模块包括USB_DET接口、VSD_CTRL接口、R_VSD_CTRL接口及 SPI_CTRL接口，USB_DET接口、R_VSD_CTRL接口与数据传输线检测模块电性连接， VSD_CTRL接口与存储介质模块电性连接，SPI_CTRL接口与模拟开关模块电性连接。

优选的，数据传输线检测模块包括相互电性连接的：

数据传输线识别电路，与USB_DET接口电性连接，用于输入识别电平信号至处理模块中以判断数据传输线的插入状态；

供电电路，与R_VSD_CTRL接口电性连接，用于接收供电电平信号以控制信号转换模块启动或关闭。

优选的，数据传输线识别电路包括USB_5V端、电容C3、电阻R10及电阻R12，电阻R10的第一端与USB_5V端连接，电阻R10的第二端与电阻R12的第一端连接，电容C3与电阻R12并联，电容C3的第一端与USB_DET接口连接，电容C3的第二端接地；

电阻R10的第一端、电阻R12的第二端分别与供电电路连接。

优选的，供电电路包括USB端、场效应管Q2、三极管Q3、电阻R11、电阻R13 及电阻R14，场效应管Q2的漏级与USB端连接，场效应管Q2的栅极分别与电阻R11、电阻R13的第一端连接，电阻R13的第二端与三极管Q3的集电极连接，三极管Q3 的基极通过电阻R14与R_VSD_CTRL接口连接；

场效应管Q2的源极、电阻R11的第二端、三极管Q3的发射极分别与数据传输线识别电路连接。

优选的，信号转换模块包括转换芯片U2及USB端，转换芯片U2的供电端与USB 端连接，转换芯片分别与模拟开关模块、存储介质模块连接。

优选的，存储介质模块包括存储单元CON1、场效应管Q1、电阻R1、电阻R2 及电容C1，场效应管Q1的栅极通过电阻R2与VSD_CTRL接口连接，场效应管Q1的源极连接3V3端，场效应管Q1的漏级通过电容C1接地，电阻R1的第一端与场效应管Q1的源极连接，电阻R1的第二端与场效应管Q1的栅极连接，存储单元CON1的第四引脚与场效应管Q1的漏级连接。

优选的，存储单元CON1的输出引脚分别与模拟开关模块、信号转换模块连接，储存单元CON1的输出引脚上设有上拉功能电阻。

优选的，场效应管Q2为P型MOS管。

本实用新型具有如下技术效果：本装置通过处理模块、存储介质模块、信号转换模块、数据传输线检测模块及模拟开关模块配合，实现存储介质模块的读写对象快速切换，便于使用者按需求使用。

下面结合附图与实施例，对本实用新型进一步说明。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例中装置的第一原理框图；

图2是本实用新型实施例中装置的第一原理框图；

图3是本实用新型实施例中数据传输线检测模块的电路原理图；

图4是本实用新型实施例中信号转换模块的电路原理图；

图5是本实用新型实施例中存储介质模块的电路原理图；

图6是本实用新型实施例中模拟开关模块的电路原理图；

图7是本实用新型实施例中模拟开关模块中开关芯片的原理图；

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进，因此本实用新型不受下面公开的具体实施例的限制。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型实施例中的具体含义。

如图1～6所示，本实用新型实施例提供一种存储介质读写对象的切换装置，包括：处理模块100、存储介质模块200、信号转换模块300、数据传输线检测模块400及模拟开关模块500。

处理模块100包括核心处理器，该核心处理器分别与存储介质模块、数据传输线检测模块400及模拟开关模块500连接。

存储介质模块200，其与信号转换模块300电性连接；该存储介质模块200主要用于存储数据。

数据传输线检测模块400，用于检测数据传输线是否插入数据接口中以及为信号转换模块300供电；具体的，当数据传输线未插入数据接口中时，数据传输线检测模块400对处理模块100输出低电平，此时处理模块100对存储介质模块 200进行读写操作。当数据传输线插入数据接口中时，数据传输线检测模块400 对处理模块100输出高电平，处理模块100检测到电平变化，进而对信号转换模块300供电，此时，存储介质通过模拟开关模块500、信号转换模块300对外部设置进行读写操作。如此，通过检测数据传输线的插入状态，从而改变存储介质的读写对象，快捷简单，容易操作。

模拟开关模块500，用于根据数据传输线的插入状态切换存储介质模块200 的通信对象；

其中，当数据传输线未插入数据接口中时，存储介质模块通过模拟开关模块500与处理模块100进行读写操作；此时信号转换模块300并不工作，有效降低装置功耗。

当数据传输线接入数据接口中时，存储介质模块通过模拟开关模块500、信号转换模块300与外部设备进行读写操作。

本装置通过处理模块100、存储介质模块200、信号转换模块300、数据传输线检测模块400及模拟开关模块500配合，实现存储介质模块200的读写对象快速切换，便于使用者按需求使用。

如图1～6所示，处理模块100包括USB_DET接口、VSD_CTRL接口、R_VSD_CTRL 接口及SPI_CTRL接口，USB_DET接口、R_VSD_CTRL接口与数据传输线检测模块400 电性连接，VSD_CTRL接口与存储介质模块200电性连接，SPI_CTRL接口与模拟开关模块500电性连接。

USB_DET接口、VSD_CTRL接口、R_VSD_CTRL接口及SPI_CTRL接口为处理模块100上的普通IO口，在本装置中，对处理模块100的要求不高，处理模块100只要具有四个普通IO口就能满足，在此不作限定。如此设置，通过四个普通的IO口，受控于数据传输线检测模块400以及控制存储介质模块200、模拟开关模块500，操作简单，成本低，容易实现。

USB_DET接口为输入IO口，主要用于检测数据传输线是否插入数据接口中，当USB_DET接口输入低电平时，表示数据传输线未插入数据接口中。当USB_DET 接口输入高电平时，表示数据传输线插入数据接口中。

VSD_CTRL接口为输出IO口，主要用于对存储介质模块200的供电控制。当 VSD_CTRL接口输出低电平时，对存储介质模块200进行供电。当VSD_CTRL接口输出高电平时，对存储介质模块200进行掉电。

R_VSD_CTRL接口为输出IO口，主要用于对信号转换模块300的供电控制。当VSD_CTRL接口输出低电平时，不能对信号转换模块300进行供电控制。当 VSD_CTRL接口输出高电平时，对信号转换模块300进行供电控制。

SPI_CTRL接口为输出IO口，主要通过模拟开关模块500决定存储介质模块 200的信号流向。当SPI_CTRL接口输出低电平时，存储介质模块200通过模拟开关模块500与处理模块100进行读写操作。当SPI_CTRL接口输出高电平时，存储介质模块200通过模拟开关模块500与外部设备进行读写操作。

如图1～6所示，数据传输线检测模块400包括相互电性连接的数据传输线识别电路及供电电路。

数据传输线识别电路，与USB_DET接口电性连接，用于输入识别电平信号至处理模块100中以判断数据传输线的插入状态。数据传输线识别电路与处理模块 100的USB_DET接口连接，当数据传输线未插入数据接口中，USB_DET接口一直输入低电平信号，处理模块100从而识别出数据传输线未插入数据接口中，此时， VSD_CTRL接口、R_VSD_CTRL接口及SPI_CTRL接口全置于低电平。当数据传输线插入数据接口中，USB_DET接口输入高电平信号，处理模块100识别出数据传输线插入数据接口中，此时VSD_CTRL接口的电平置高，延时一段时间后再置低， R_VSD_CTRL接口及SPI_CTRL接口的电平置高，进而使供电电路对信号转换模块 300进行供电，及通过模拟开关模块500控制存储介质模块200的信号流向。如此，通过数据传输线的状态从而改变处理模块100上四个IO口的电平状态，一方面实现了对数据传输线的插入状态检测，一方面实现了通过模拟开关模块500切换存储介质模块200的信号流向，一方面实现了对供电电路进行控制，进而对信号转换电路进行控制，以上三方向协同操作，实现对存储介质模块200的信号流向自动切换操作。相对于现有技术中，IC上的SDIO接口和USB接口不够用的情况，本装置通过设置数据传输线识别电路，检测数据传输线的插入状态的同时，对存储介质模块200的信号流向进行自动切换，无需占用额外的IC接口。

在数据传输线识别电路中，数据传输线识别电路包括USB_5V端、电容C3、电阻R10及电阻R12，电阻R10的第一端与USB_5V端连接，电阻R10的第二端与电阻R12的第一端连接，电容C3与电阻R12并联，电容C3的第一端与USB_DET接口连接，电容C3的第二端接地。电阻R10的第一端、电阻R12的第二端分别与供电电路连接。

具体的，当数据传输线未插入数据接口时，USB_5V端是没有电压的，因此 USB_DET接口输入低电平。当数据传输线插入数据接口时，USB_5V端由0V变为5V，因此USB_DET接口输入高电平。而电阻R10、电阻R12共同形成分压电路，其主要对该USB_5V端的电压进行分压，使USB_DET接口处的电压可以被处理模块100所识别。电容C3为USB_DET接口处的滤波电容，保证USB_DET接口处的电平信号稳定，不容易发生变化。

供电电路，与R_VSD_CTRL接口电性连接，用于接收供电电平信号以控制信号转换模块300启动或关闭。

在实际使用过程中，当数据传输线未插入数据接口时，由于USB_DET接口的电平常为低电平，无电平变化，处理模块100对VSD_CTRL接口、R_VSD_CTRL接口及SPI_CTRL接口常输出低电平，在该状态下，信号转换模块300关闭，从而降低装置功耗。

当数据传输线插入数据接口时，USB_DET接口的电平由低电平变化为高电平，处理模块100检测到电平变化，将VSD_CTRL接口的电平置高，延时一段时间后再置低，对存储单元进行一次上电掉电操作，同时，R_VSD_CTRL接口及 SPI_CTRL接口电平输出置高，进而控制信号转换模块300启动。

当数据传输线从数据接口拔出时，USB_DET接口的电平由高电平变化为低电平，处理模块100检测到电平变化，将VSD_CTRL接口的电平置高，延时一段时间后再置低，对存储单元进行一次上电掉电操作，同时，R_VSD_CTRL接口及 SPI_CTRL接口电平输出置低，信号转换模块300关闭。

在供电电路中，供电电路包括USB端、场效应管Q2、三极管Q3、电阻R11、电阻R13及电阻R14，场效应管Q2的漏级与USB端连接，场效应管Q2的栅极分别与电阻R11、电阻R13的第一端连接，电阻R13的第二端与三极管Q3的集电极连接，三极管Q3的基极通过电阻R14与R_VSD_CTRL接口连接；

场效应管Q2的源极、电阻R11的第二端、三极管Q3的发射极分别与数据传输线识别电路连接。

具体的，当R_VSD_CTRL接口输出低电平时，三极管Q3的截止状态对场效应管Q2关闭，因此并不能对信号转换模块300供电。当R_VSD_CTRL接口输出高电平时，三极管Q3的导通状态对场效应管Q2打开，USB_5V端对USB端进行供电，从而启动信号转换模块300。

其中，三极管Q3为NPN型三极管，主要用以控制场效应管Q2的栅极电平。场效应管Q2为P型MOS管，作为信号转换模块300的通电开关。电阻R14为三极管Q3 的基极电阻，用于得到一个受控的基极电流。电阻R11为场效应管Q2的栅极的上拉电阻，连接到USB_5V端。电阻R13我场效应Q2的栅极的下拉电阻，通过三极管 Q3接地。

如图1～6所示，信号转换模块300包括转换芯片U2及USB端，转换芯片U2的供电端与USB端连接，转换芯片分别与模拟开关模块500、存储介质模块连接。

在本实施例中，转换芯片U2的芯片信号为GL823K，该转换芯片U2是将存储介质信号(SD信号)转换成数据传输线可读取信号(USB信号)，只要符合该转换功能的芯片即可，在此不作限定。

具体的，转换芯片U2的第十引脚与USB端连接，USB端通过电容C4接地，该电容C4为滤波电容，保证USB端的电压稳定，从而对转换芯片U2稳定供电。转换芯片U2的第十三引脚与VDD端连接，VDD端通过电容C5接地，该电容C5为滤波电容，保证VDD端的电压稳定。转换芯片U2的第九引脚同样与VDD端连接，在转换芯片U2的第九引脚上通过电容C6接地。转换芯片U2的第十五引脚、第十六引脚与数据传输线连接，将转换后的数据通过数据传输线传输。

在使用时，当数据传输线插入数据接口时，R_VSD_CTRL接口输出高电平，三极管Q3的导通状态对场效应管Q2打开，USB_5V端对USB端进行供电，启动信号转换模块300。

如图1～6所示，存储介质模块200包括存储单元CON1、场效应管Q1、电阻R1、电阻R2及电容C1，场效应管Q1的栅极通过电阻R2与VSD_CTRL接口连接，场效应管Q1的源极连接3V3端，场效应管Q1的漏级通过电容C1接地，电阻R1的第一端与场效应管Q1的源极连接，电阻R1的第二端与场效应管Q1的栅极连接，存储单元 CON1的第四引脚与场效应管Q1的漏级连接。

在本实施例中，储存单元CON1为SD卡，也可以为TF卡、MMC或MSPRO等存储介质，在此不作限定。当储存单元CON1具有SPI以及SD两种工作模式，当与处理模块100通信时，采用SPI模式；当与外部设备通信时，采用SD模式。

具体的，当VSD_CTRL接口为低电平时，则场效应管Q1打开并对存储单元CON1 供电。当VSD_CTRL接口为高电平时，则场效应管Q1关闭并对存储单元CON1掉电。在使用时，当处理模块100检测到USB_DET接口的电平由低电平变化为高电平，将VSD_CTRL接口的电平置高，延时一段时间后再置低，对存储单元进行一次掉电上电操作。如此，能有效避免USB_DET接口处的电平出现虚高的情况，防止因为该虚高情况产生带动电平变化，影响到处理模块100对R_VSD_CTRL接口及SPI_CTRL接口输出高电平的误操作，进而增加装置的精确操作性。

此外，电阻R2为限流电阻，保证电流在合理范围。电阻R1是上拉电阻，保证VSD_CTRL接口的电平状态在不确定情况下，场效应管Q1是关闭的，防止对存储单元CON1造成损坏。场效应管Q1为PMOS管，作为存储单元CON1的通电开关。电容C1为3V3端的滤波电容，保证其供电稳定。

存储单元CON1的输出引脚分别与模拟开关模块500、信号转换模块300连接，储存单元CON1的输出引脚上设有上拉功能电阻。

具体的，上拉功能电阻的数量有六个，分别为电阻R3、电阻R4、电阻R5、电阻R6、电阻R7及电阻R8，用于保证数据传输的稳定。

如图1～7所示，模拟开关模块500包括开关芯片U1及电阻R9，开关芯片U1的第一引脚与SPI_CTRL接口连接，电阻R9的第一端与开关芯片U1的第一引脚连接，电阻R9的第二端接地。

在本实施例中，开关芯片U1的型号为CH440R，也可以是同等实现该功能的芯片，在此不作限制。

在开关芯片U1的第十六引脚连接3V3端，而该开关芯片U1的第十六引脚上通过电容C2接地，作用是保证该3V3端对开关芯片U1供电稳定。

此外，模拟开关模块中开关芯片的真值表如下：

以上，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。故凡是未脱离本实用新型技术方案的内容，依据本实用新型之形状、构造及原理所作的等效变化，均应涵盖于本实用新型的保护范围内。

Claims (9)

1.一种存储介质读写对象的切换装置，其特征在于，包括：

处理模块；以及与所述处理模块分别电性连接的：

存储介质模块，其与信号转换模块电性连接；

数据传输线检测模块，用于检测数据传输线是否插入数据接口中以及为所述信号转换模块供电；

模拟开关模块，用于根据所述数据传输线的插入状态切换所述存储介质模块的通信对象，所述模拟开关模块包括开关芯片U1、电阻R9及电容C2，所述开关芯片U1的第一引脚与所述处理模块连接，所述电阻R9的第一端与所述开关芯片U1的第一引脚连接，所述电阻R9的第二端接地，所述电容C2连接在所述开关芯片U1的第十六引脚上；

其中，当数据传输线未插入数据接口中时，所述存储介质模块通过所述模拟开关模块与所述处理模块进行读写操作；

当数据传输线接入数据接口中时，所述存储介质模块通过所述模拟开关模块、信号转换模块与外部设备进行读写操作。

2.根据权利要求1所述的存储介质读写对象的切换装置，其特征在于，所述处理模块包括USB_DET接口、VSD_CTRL接口、R_VSD_CTRL接口及SPI_CTRL接口，所述USB_DET接口、R_VSD_CTRL接口与所述数据传输线检测模块电性连接，所述VSD_CTRL接口与所述存储介质模块电性连接，所述SPI_CTRL接口与所述模拟开关模块电性连接。

3.根据权利要求2所述的存储介质读写对象的切换装置，其特征在于，所述数据传输线检测模块包括相互电性连接的：

数据传输线识别电路，与所述USB_DET接口电性连接，用于输入识别电平信号至所述处理模块中以判断数据传输线的插入状态；

供电电路，与所述R_VSD_CTRL接口电性连接，用于接收供电电平信号以控制所述信号转换模块启动或关闭。

4.根据权利要求3所述的存储介质读写对象的切换装置，其特征在于，所述数据传输线识别电路包括USB_5V端、电容C3、电阻R10及电阻R12，所述电阻R10的第一端与所述USB_5V端连接，所述电阻R10的第二端与所述电阻R12的第一端连接，所述电容C3与所述电阻R12并联，所述电容C3的第一端与所述USB_DET接口连接，所述电容C3的第二端接地；

所述电阻R10的第一端、所述电阻R12的第二端分别与所述供电电路连接。

5.根据权利要求3所述的存储介质读写对象的切换装置，其特征在于，所述供电电路包括USB端、场效应管Q2、三极管Q3、电阻R11、电阻R13及电阻R14，所述场效应管Q2的漏级与所述USB端连接，所述场效应管Q2的栅极分别与电阻R11、电阻R13的第一端连接，所述电阻R13的第二端与所述三极管Q3的集电极连接，所述三极管Q3的基极通过所述电阻R14与所述R_VSD_CTRL接口连接；

所述场效应管Q2的源极、电阻R11的第二端、三极管Q3的发射极分别与所述数据传输线识别电路连接。

6.根据权利要求5所述的存储介质读写对象的切换装置，其特征在于，所述信号转换模块包括转换芯片U2及所述USB端，所述转换芯片U2的供电端与所述USB端连接，所述转换芯片分别与所述模拟开关模块、存储介质模块连接。

7.根据权利要求2所述的存储介质读写对象的切换装置，其特征在于，所述存储介质模块包括存储单元CON1、场效应管Q1、电阻R1、电阻R2及电容C1，所述场效应管Q1的栅极通过所述电阻R2与所述VSD_CTRL接口连接，所述场效应管Q1的源极连接3V3端，所述场效应管Q1的漏级通过电容C1接地，所述电阻R1的第一端与所述场效应管Q1的源极连接，所述电阻R1的第二端与所述场效应管Q1的栅极连接，所述存储单元CON1的第四引脚与所述场效应管Q1的漏级连接。

8.根据权利要求7所述的存储介质读写对象的切换装置，其特征在于，所述存储单元CON1的输出引脚分别与所述模拟开关模块、信号转换模块连接，所述存储单元CON1的输出引脚上设有上拉功能电阻。

9.根据权利要求5所述的存储介质读写对象的切换装置，其特征在于，所述场效应管Q2为P型MOS管。

Images