CN216927589U - 一种模块化数据感知装置 - Google Patents

Abstract

本实用新型涉及一种模块化数据感知装置，包括电源模组、计算模组、感知模组和前端模组；所述前端模组包括数字信号部分和模拟信号部分，所述数字信号部分用于将传感器输出的数字信号一致化处理为所述感知模组兼容的信号，所述模拟信号部分用于将传感器输出的模拟信号一致化处理为所述感知模组兼容的信号；所述感知模组用于将一致化处理后的数字信号或模拟信号进行电平转换；所述计算模组用于对电平转换后的信号进行处理和存储；所述电源模组用于为所述计算模组、感知模组和前端模组供电。本实用新型能够满足不同现场差异化需求。

Description

一种模块化数据感知装置

技术领域

本实用新型涉及数据感知技术领域，特别是涉及一种模块化数据感知装置。

背景技术

在物联网中有大量的传感器应用，传感器会将各种采集数据以数字信号或模拟信号的形式传回至网络管理中心。而现有的数据感知装置往往不能对数字信号和模拟信号都进行采集，因此现有的传统装置无法很好满足不同现场差异化需求。

实用新型内容

本实用新型所要解决的技术问题是提供一种模块化数据感知装置，能够满足不同现场差异化需求。

本实用新型解决其技术问题所采用的技术方案是：提供一种模块化数据感知装置，包括电源模组、计算模组、感知模组和前端模组；所述前端模组包括数字信号部分和模拟信号部分，所述数字信号部分用于将传感器输出的数字信号一致化处理为所述感知模组兼容的信号，所述模拟信号部分用于将传感器输出的模拟信号一致化处理为所述感知模组兼容的信号；所述感知模组用于将一致化处理后的数字信号或模拟信号进行电平转换；所述计算模组用于对电平转换后的信号进行处理和存储；所述电源模组用于为所述计算模组、感知模组和前端模组供电。

所述数字信号部分包括依次连接的前级放大电路和迟滞比较器电路；所述前级放大电路包括第一运算放大器，所述第一运算放大器的正相输入端与传感器的输出端相连，反相输入端通过一个电阻接地，输出端通过一个电阻与所述第一运算放大器的反相输入端相连；所述迟滞比较器电路包括第二运算放大器，所述第二运算放大器的正相输入端与所述前级放大电路的输出端相连，反相输入端通过一个电阻与地相连，输出端通过一个并联的电容和电阻与所述第二运算放大器的正相输入端相连；所述第二运算放大器的反相输入端还通过一个电阻与电源端相连。

所述模拟信号部分包括依次连接信号接收电路、分压滤波电路和仪表放大器；所述信号接收电路包括串联的第一电阻和开关，所述第一电阻未与所述开关相连的一端与传感器的输出端相连，所述开关未与所述第一电阻相连的一端接地；所述分压滤波电路包括第二电阻、第三电阻和滤波电容，所述第二电阻的一端与所述信号接收电路的输出端相连，另一端与所述第三电阻的一端相连，所述第三电阻的另一端接地；所述滤波电容的一端与所述信号接收电路的输出端相连，另一端接地；所述仪表放大器包括第三运算放大器、第四运算放大器和第五运算放大器，所述第三运算放大器的正相输入端接地，反相输入端通过一个电阻与所述第四运算放大器的反相输入端相连，输出端通过一个电阻与所述第三运算放大器的反相输入端相连；所述第四运算放大器的正相输入端与所述分压滤波电路的输出端相连，输出端通过一个电阻与所述第四运算放大器的反相输入端相连；所述第三运算放大器的输出端还通过一个电阻与所述第五运算放大器的反相输入端相连，所述四运算放大器的输出端还通过一个电阻与所述第五运算放大器的正相输入端相连；所述第五运算放大器的输出端通过一个电阻与所述第五运算放大器的反相输入端相连；所述第五运算放大器的正相输入端还通过一个电阻接地。

所述感知模组包括多路转换部分，所述转换部分包括依次连接的滤波电路、电平转换电路和采样电路；所述滤波电路包括第四电阻、第五电阻、第六电阻、第一电容、第二电容和第六运算放大器；所述第六运算放大器的反相输入端与所述第五电阻的一端相连，所述第五电阻的另一端与所述第四电阻的一端相连，所述第四电阻的另一端与所述前端模组的输出端相连，所述第六运算放大器的正相输入端接地，输出端通过所述第二电容与所述第六运算放大器的反相输入端相连；所述第一电容的一端与所述第四电阻的一端相连，另一端接地；所述第六电阻的一端与所述第四电阻的一端相连，另一端与所述第六运算放大器的输出端相连；所述电平转换电路包括第七运算放大器，所述第七运算放大器的正相输入端与电压基准电路相连，反相输入端与所述滤波电路的输出端相连，输出端与所述采样电路相连；所述采样电路采用ADC采样芯片，所述ADC采样芯片的输出端通过隔离数字接口与所述计算模组相连。

所述电源模组包括第一变压器和第二变压器，所述第一变压器的输入端与交流电源相连，输出对称双路电压，并通过第一整流电路整流后经过两个稳压芯片产生两路直流电压；所述第二变压器的输入端与交流电源相连，输出单路电压，并通过第二整流电路整流后经过一个稳压芯片产生一路直流电压。

所述前端模组与传感器之间还包括传感模组，所述传感模组包括相互连接放大转换电路和全差分放大电路；所述放大转换电路包括第八运算放大器，所述第八运算放大器的反相输入端通过一个电阻和一个电容与所述传感器相连，输出端通过一个电阻与所述第八运算放大器的反相输入端相连；所述全差分放大电路包括第九运算放大器和第十运算放大器，所述第九运算放大器的正相输入端通过一个电阻和一个电容与所述第八运算放大器的输出端相连，反相输入端通过一个电阻与所述第十运算放大器的输出端相连，输出端通过一个电阻与所述第九运算放大器的反相输入端相连；所述第十运算放大器的正相输入端与所述第八运算放大器的正相输入端相连，反相输入端通过一个电阻与所述第九运算放大器的输出端相连，输出端通过一个电阻与所述第十运算放大器的反相输入端相连。

有益效果

由于采用了上述的技术方案，本实用新型与现有技术相比，具有以下的优点和积极效果：本实用新型的前端模组同时包含了数字信号部分和模拟信号部分，能够实现对数字信号和模拟信号的采集，满足了不同现场差异化需求。本实用新型还设置了传感模组，该传感模组能够驱动输出微小交流信号的传感器，使传感器能够与前端模组中的数字部分或模拟部分兼容，大大提升了整个装置的可用性。

附图说明

图1是本实用新型实施方式的结构方框图；

图2是本实用新型实施方式中电源模组的电路图；

图3是本实用新型实施方式中计算模组的结构示意图；

图4是本实用新型实施方式中感知模组的结构示意图；

图5是本实用新型实施方式中前端模组数字信号部分的电路图；

图6是本实用新型实施方式中前端模组模拟信号部分的电路图；

图7是本实用新型实施方式中传感模组的电路图。

具体实施方式

下面结合具体实施例，进一步阐述本实用新型。应理解，这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

本实用新型的实施方式涉及一种模块化数据感知装置，如图1所示，包括电源模组、计算模组、感知模组和前端模组；所述前端模组包括数字信号部分和模拟信号部分，所述数字信号部分用于将传感器输出的数字信号一致化处理为所述感知模组兼容的信号，所述模拟信号部分用于将传感器输出的模拟信号一致化处理为所述感知模组兼容的信号；所述感知模组用于将一致化处理后的数字信号或模拟信号进行电平转换；所述计算模组用于对电平转换后的信号进行处理和存储；所述电源模组用于为所述计算模组、感知模组和前端模组供电。值得一提的是，为了能够有效采集麦克风或压电片等传感器，本实施方式在前端模组前还设置了传感模组，所述传感模组用于将传感器原始数据进行必要的信号调理，使之与前端模组中的数字信号部分或模拟信号部分兼容。

本实施方式中的电源模组如图2所示，其包括第一变压器T1和第二变压器T2，所述第一变压器T1的输入端与交流电源相连，输出对称双路电压，并通过第一整流电路D1整流后经过两个稳压芯片产生两路直流电压；所述第二变压器T2的输入端与交流电源相连，输出单路电压，并通过第二整流电路D2整流后经过一个稳压芯片产生一路直流电压。

从图2可知，交流电源从左侧AC IN输入，通过2组变压器输出3组交流电压。上方变压器T1输出对称双路电压，下方变压器T2输出单路电压。电压经过全桥整流后，产生3组直流电压，通过图中稳压芯片产生高精度低噪声的直流电压。最终所有电压均通过OUT1～OUT4输出，本实施方式中一个电源模组可以产生3路工作电压并为4个外部模块同时供电。

本实施方式中的计算模组如图3所示，该计算模组由CPU构成，其包含ROM、RAM和NVRAM三个存储模块，这三个存储模块用于对采集到的数据进行存储，CPU则对采集到的数据进行处理，另外，本实施方式中的CPU也可以配置USB接口和网络接口，如此可以将采集到的数据通过网络接口和USB接口进行上传。

本实施方式中的感知模组如图4所示，包括多路转换部分，每一路转换部分均包括依次连接的滤波电路、电平转换电路和采样电路。所述滤波电路包括第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2和第六运算放大器OA6；所述第六运算放大器OA6的反相输入端与所述第五电阻R5的一端相连，所述第五电阻R5的另一端与所述第四电阻R4的一端相连，所述第四电阻R4的另一端与所述前端模组的输出端相连，所述第六运算放大器OA6的正相输入端接地，输出端通过所述第二电容C2与所述第六运算放大器OA6的反相输入端相连；所述第一电容C1的一端与所述第四电阻R4的一端相连，另一端接地；所述第六电阻R6的一端与所述第四电阻R4的一端相连，另一端与所述第六运算放大器OA6的输出端相连；所述电平转换电路包括第七运算放大器OA7，所述第七运算放大器OA7的正相输入端与电压基准电路VEF相连，反相输入端与所述滤波电路的输出端相连，输出端与所述采样电路相连；所述采样电路采用ADC采样芯片，所述ADC采样芯片的输出端通过隔离数字接口与所述计算模组相连。

从图4可知，信号从左侧IN端输入。通过由第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2和第六运算放大器OA6组成的滤波电路去除不需要的信号成分，再通过第七运算放大器OA7与电压基准电路VREF，进行电压驱动与电平转换。经过驱动后的电压输入到ADC采样芯片进行转换，并通过隔离数字接口将数字信号从OUT端口输出。

本实施方式中前端模组的数字信号部分如图5所示，其包括依次连接的前级放大电路和迟滞比较器电路；所述前级放大电路包括第一运算放大器OA1，所述第一运算放大器OA1的正相输入端与传感器的输出端相连，反相输入端通过一个电阻接地，输出端通过一个电阻与所述第一运算放大器OA1的反相输入端相连。所述迟滞比较器电路包括第二运算放大器OA2，所述第二运算放大器OA2的正相输入端与所述前级放大电路的输出端相连，反相输入端通过一个电阻与地相连，输出端通过一个并联的电容和电阻与所述第二运算放大器OA2的正相输入端相连；所述第二运算放大器OA2的反相输入端还通过一个电阻与电源端相连。

从图5可知，信号从IN端子输入，经过第一运算放大器OA1构成的放大电路将信号控制在设计要求的范围内输出给后级电路。再通过由4个电阻、1个电容与第二运算放大器OA2构成后级迟滞比较器电路过滤信号噪声，最终将输入的信号转换为高、低二值数字电平，由OUT端子输出。

本实施方式中前端模组的模拟信号部分如图6所示，其包括依次连接信号接收电路、分压滤波电路和仪表放大器。所述信号接收电路包括串联的第一电阻R1和开关，所述第一电阻R1未与所述开关相连的一端与传感器的输出端相连，所述开关未与所述第一电阻R1相连的一端接地。所述分压滤波电路包括第二电阻R2、第三电阻R3和滤波电容C，所述第二电阻R2的一端与所述信号接收电路的输出端相连，另一端与所述第三电阻R3的一端相连，所述第三电阻R3的另一端接地；所述滤波电容C的一端与所述信号接收电路的输出端相连，另一端接地。所述仪表放大器包括第三运算放大器OA3、第四运算放大器OA4和第五运算放大器OA5，所述第三运算放大器OA3的正相输入端接地，反相输入端通过一个电阻与所述第四运算放大器OA4的反相输入端相连，输出端通过一个电阻与所述第三运算放大器OA3的反相输入端相连；所述第四运算放大器OA4的正相输入端与所述分压滤波电路的输出端相连，输出端通过一个电阻与所述第四运算放大器OA4的反相输入端相连；所述第三运算放大器OA3的输出端还通过一个电阻与所述第五运算放大器OA5的反相输入端相连，所述四运算放大器OA4的输出端还通过一个电阻与所述第五运算放大器OA5的正相输入端相连；所述第五运算放大器OA5的输出端通过一个电阻与所述第五运算放大器OA5的反相输入端相连；所述第五运算放大器OA5的正相输入端还通过一个电阻接地。

从图6可知，信号由左侧IN端子输入。当与第一电阻R1串联的开关闭合时，此第一电阻R1将输入电压转换为输入电流信号，当开关断开时，本电路可以直接读取输入电压信号。输入电压信号通过第二电阻R2、第三电阻R3和滤波电容C构成的分压滤波电路，将信号范围控制在设计范围内。再通过第三运算放大器OA3、第四运算放大器OA4、第五运算放大器OA5与7个电阻组成仪表放大器，将分压后的信号进行控制倍率的精密放大后，由OUT端子输出。

本实施方式中传感模组如图7所示，其包括相互连接放大转换电路和全差分放大电路。所述放大转换电路包括第八运算放大器OA8，所述第八运算放大器OA8的反相输入端通过一个电阻和一个电容与所述传感器相连，输出端通过一个电阻与所述第八运算放大器OA8的反相输入端相连；所述全差分放大电路包括第九运算放大器OA9和第十运算放大器OA10，所述第九运算放大器OA9的正相输入端通过一个电阻和一个电容与所述第八运算放大器OA8的输出端相连，反相输入端通过一个电阻与所述第十运算放大器OA10的输出端相连，输出端通过一个电阻与所述第九运算放大器OA9的反相输入端相连；所述第十运算放大器OA10的正相输入端与所述第八运算放大器OA8的正相输入端相连，反相输入端通过一个电阻与所述第九运算放大器OA9的输出端相连，输出端通过一个电阻与所述第十运算放大器OA10的反相输入端相连。

从图7可知，信号通过IN端子输入，由第八运算放大器OA8进行放大与电平转换。放大后的信号通过电容输出到由6个电阻、第九运算放大器OA9和第十运算放大器OA10构成的全差分放大电路，将单端信号转换为抗干扰差分信号，由OUT端子输出。

不难发现，本实用新型的前端模组同时包含了数字信号部分和模拟信号部分，能够实现对数字信号和模拟信号的采集，满足了不同现场差异化需求。本实用新型还设置了传感模组，该传感模组能够驱动输出微小交流信号的传感器，使传感器能够与前端模组中的数字部分或模拟部分兼容，大大提升了整个装置的可用性。

Claims (6)

1.一种模块化数据感知装置，其特征在于，包括电源模组、计算模组、感知模组和前端模组；所述前端模组包括数字信号部分和模拟信号部分，所述数字信号部分用于将传感器输出的数字信号一致化处理为所述感知模组兼容的信号，所述模拟信号部分用于将传感器输出的模拟信号一致化处理为所述感知模组兼容的信号；所述感知模组用于将一致化处理后的数字信号或模拟信号进行电平转换；所述计算模组用于对电平转换后的信号进行处理和存储；所述电源模组用于为所述计算模组、感知模组和前端模组供电。

2.根据权利要求1所述的模块化数据感知装置，其特征在于，所述数字信号部分包括依次连接的前级放大电路和迟滞比较器电路；所述前级放大电路包括第一运算放大器，所述第一运算放大器的正相输入端与传感器的输出端相连，反相输入端通过一个电阻接地，输出端通过一个电阻与所述第一运算放大器的反相输入端相连；所述迟滞比较器电路包括第二运算放大器，所述第二运算放大器的正相输入端与所述前级放大电路的输出端相连，反相输入端通过一个电阻与地相连，输出端通过一个并联的电容和电阻与所述第二运算放大器的正相输入端相连；所述第二运算放大器的反相输入端还通过一个电阻与电源端相连。

3.根据权利要求1所述的模块化数据感知装置，其特征在于，所述模拟信号部分包括依次连接信号接收电路、分压滤波电路和仪表放大器；所述信号接收电路包括串联的第一电阻和开关，所述第一电阻未与所述开关相连的一端与传感器的输出端相连，所述开关未与所述第一电阻相连的一端接地；所述分压滤波电路包括第二电阻、第三电阻和滤波电容，所述第二电阻的一端与所述信号接收电路的输出端相连，另一端与所述第三电阻的一端相连，所述第三电阻的另一端接地；所述滤波电容的一端与所述信号接收电路的输出端相连，另一端接地；所述仪表放大器包括第三运算放大器、第四运算放大器和第五运算放大器，所述第三运算放大器的正相输入端接地，反相输入端通过一个电阻与所述第四运算放大器的反相输入端相连，输出端通过一个电阻与所述第三运算放大器的反相输入端相连；所述第四运算放大器的正相输入端与所述分压滤波电路的输出端相连，输出端通过一个电阻与所述第四运算放大器的反相输入端相连；所述第三运算放大器的输出端还通过一个电阻与所述第五运算放大器的反相输入端相连，所述四运算放大器的输出端还通过一个电阻与所述第五运算放大器的正相输入端相连；所述第五运算放大器的输出端通过一个电阻与所述第五运算放大器的反相输入端相连；所述第五运算放大器的正相输入端还通过一个电阻接地。

4.根据权利要求1所述的模块化数据感知装置，其特征在于，所述感知模组包括多路转换部分，所述转换部分包括依次连接的滤波电路、电平转换电路和采样电路；所述滤波电路包括第四电阻、第五电阻、第六电阻、第一电容、第二电容和第六运算放大器；所述第六运算放大器的反相输入端与所述第五电阻的一端相连，所述第五电阻的另一端与所述第四电阻的一端相连，所述第四电阻的另一端与所述前端模组的输出端相连，所述第六运算放大器的正相输入端接地，输出端通过所述第二电容与所述第六运算放大器的反相输入端相连；所述第一电容的一端与所述第四电阻的一端相连，另一端接地；所述第六电阻的一端与所述第四电阻的一端相连，另一端与所述第六运算放大器的输出端相连；所述电平转换电路包括第七运算放大器，所述第七运算放大器的正相输入端与电压基准电路相连，反相输入端与所述滤波电路的输出端相连，输出端与所述采样电路相连；所述采样电路采用ADC采样芯片，所述ADC采样芯片的输出端通过隔离数字接口与所述计算模组相连。

5.根据权利要求1所述的模块化数据感知装置，其特征在于，所述电源模组包括第一变压器和第二变压器，所述第一变压器的输入端与交流电源相连，输出对称双路电压，并通过第一整流电路整流后经过两个稳压芯片产生两路直流电压；所述第二变压器的输入端与交流电源相连，输出单路电压，并通过第二整流电路整流后经过一个稳压芯片产生一路直流电压。

6.根据权利要求1所述的模块化数据感知装置，其特征在于，所述前端模组与传感器之间还包括传感模组，所述传感模组包括相互连接放大转换电路和全差分放大电路；所述放大转换电路包括第八运算放大器，所述第八运算放大器的反相输入端通过一个电阻和一个电容与所述传感器相连，输出端通过一个电阻与所述第八运算放大器的反相输入端相连；所述全差分放大电路包括第九运算放大器和第十运算放大器，所述第九运算放大器的正相输入端通过一个电阻和一个电容与所述第八运算放大器的输出端相连，反相输入端通过一个电阻与所述第十运算放大器的输出端相连，输出端通过一个电阻与所述第九运算放大器的反相输入端相连；所述第十运算放大器的正相输入端与所述第八运算放大器的正相输入端相连，反相输入端通过一个电阻与所述第九运算放大器的输出端相连，输出端通过一个电阻与所述第十运算放大器的反相输入端相连。

Images