CN216817388U - 一种电子系统自恢复电路 - Google Patents
一种电子系统自恢复电路 Download PDFInfo
- Publication number
- CN216817388U CN216817388U CN202220003687.4U CN202220003687U CN216817388U CN 216817388 U CN216817388 U CN 216817388U CN 202220003687 U CN202220003687 U CN 202220003687U CN 216817388 U CN216817388 U CN 216817388U
- Authority
- CN
- China
- Prior art keywords
- control unit
- signal
- circuit
- electronic system
- system self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种电子系统自恢复电路，该电子系统自恢复电路，包括输入单元、第一控制单元、第二控制单元、第三控制单元、储能单元及第四控制单元，连接所述储能单元及第二控制单元，用以接收第五信号做控制处理以形成终端信号输出，所述第四控制单元接地。该电子系统自恢复电路，无需购买集成元件，不依赖软件，通过分立元件即可完成对CPU的自我恢复，在CPU严重奔溃时，能很好的保护CPU，同时正常阶段使用时具备功耗小的优点。
Description
技术领域
本实用新型涉及电路保护领域，具体为一种电子系统自恢复电路。
背景技术
目前，CPU在发生异常(宕机等)时，通过触发CPU的复位可以使系统进入下一个能稳定操作的确定状态，常用的手段是：使用具有定时器性质的开门狗对CPU进行复位，如果使用纯软件看门狗，在CPU完全死机的情况下，开门狗模块也死机，无法进行复位。
实用新型内容
针对现有技术的不足，本实用新型提供了一种电子系统自恢复电路，解决了CPU在完全死机情况下无法复位的问题。
为实现以上目的，本实用新型通过以下技术方案予以实现：一种电子系统自恢复电路，包括，
输入单元，包括用于传输第一信号的第一信号输入端；
第一控制单元，连接所述第一信号输入端，用以接收第一信号并第一信号对做控制处理以形成第二信号并输出；
第二控制单元，连接所述第一控制单元，用以接收第二信号做控制处理以形成第三信号输出；
第三控制单元，连接所述第二控制单元，用以接收第三信号做控制处理以形成第四信号输出；
储能单元，连接所述第三控制单元，用以接收第四信号做储能处理以形成第五信号输出；
第四控制单元，连接所述储能单元及第二控制单元，用以接收第五信号做控制处理以形成终端信号输出，所述第四控制单元接地。
较佳地，所述第一控制单元由BOOST电路构成，所述BOOST电路设置第一MOS管控制单元，用于接收第一信号以形成第一MOS管控制单元的通断，所述BOOST电路还设置有保护电路。
较佳地，所述第一信号为脉冲信号，所述保护电路为第一PTC电阻。
较佳地，所述第二控制单元包括第二MOS管控制单元及第三MOS管控制单元以形成第一反相器。
较佳地，所述第三控制单元包括第四MOS管控制单元及第五MOS管控制单元以形成第二反相器。
较佳地，所述储能单元为RC电路。
较佳地，所述第二控制单元与第四控制单元之间设置第一二极管。
较佳地，第四控制单元包括一三级管，用于控制输出信号的状态。
本实用新型具备以下有益效果：
通过侦测输入单元产生的一定频率的脉冲信号，来检测CPU是否死机，然后对CPU进行复位操作。使用波形侦测电路，产生逻辑高电平(CPU故障时，BOOST失效，形成逻辑低电平)，最后通过第一反相器、第二反相器与第四控制单元的配合，达到当CPU故障时，触发对CPU的复位；本发明无需购买集成元件，不依赖软件，通过分立元件即可完成对CPU的自我恢复，在CPU严重奔溃时，能很好的保护CPU，同时正常阶段使用时具备功耗小的优点。
附图说明
图1为本实用新型提供的电子系统自恢复电路连接图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型提供一种技术方案：电子系统自恢复电路，包括，
输入单元110，包括用于传输第一信号的第一信号输入端；第一控制单元120，连接所述第一信号输入端，用以接收第一信号并第一信号对做控制处理以形成第二信号并输出；第二控制单元130，连接所述第一控制单元，用以接收第二信号做控制处理以形成第三信号输出；第三控制单元140，连接所述第二控制单元，用以接收第三信号做控制处理以形成第四信号输出；储能单元150，连接所述第三控制单元，用以接收第四信号做储能处理以形成第五信号输出；第四控制单元160，连接所述储能单元及第二控制单元，用以接收第五信号做控制处理以形成终端信号输出，所述第四控制单元接地。
通过侦测CPU GPIO产生的一定频率的第一信号，来检测CPU是否死机，然后对CPU进行复位操作。输入端输入第一信号侦测电路，产生逻辑高电平，最后通过反相器与单稳态电路的配合，达到当CPU故障时，触发对CPU的复位。
在一种较佳的实施方式中，请参阅图1，所述第一控制单元110由BOOST电路构成，所述BOOST电路设置第一MOS管控制单元Q1，用于接收第一信号以形成第一MOS管控制单元Q1的通断，所述BOOST电路还设置有保护电路,所述第一信号为脉冲信号，所述保护电路为第一PTC电阻R1。
输入单元110输入脉冲信号，例如方波，第一控制单元120接收方波信号后传输到第一MOS管控制单元Q1的栅极，形成第一MOS管控制单元Q1的开通和关断，对电感L1进行充电与放电，组成BOOST电路，生成A点逻辑电平高1，在CPU发生异常时，第一MOS管控制单元Q1可能为常导通，则必须通过第一PTC电阻R1对电感L1进行保护。
所述第二控制单元130包括第二MOS管控制单元Q2及第三MOS管控制单元Q3以形成第一反相器。所述第三控制单元140包括第四MOS管控制单元Q4及第五MOS管控制单元Q5以形成第二反相器。所述储能单元为RC电路，包括第二电阻R2和第二电容C2。所述第二控制单元130与第四控制单元160之间设置第一二极管D2，于储能单元140与第四控制单元160之间设置第二二极管D3，第四控制单元包括一三级管Q6，用于控制输出信号的状态。
通过将第二MOS管控制单元Q2及第三MOS管控制单元Q3组合以形成第一反相器，使B点电位与A点的逻辑电平相反；第二MOS管控制单元Q2的导通电压高于2.5V，第三MOS管控制单元Q3的导通电压必须包含1.1V但尽量远离第二MOS管控制单元Q2的导通电压；通过将第三控制单元140包括第四MOS管控制单元Q4及第五MOS管控制单元Q5组合以形成第二反相器，使D和E点的逻辑电平相反，在通过与非门得到最终的输出电平F(常态为高)1，当B点逻辑发生改变时，通过CD处的RC电路，D点状态不能突变而维持一段时间的原态，实现当B点逻辑电平由0变1时，输出F的逻辑电平会出现短暂变低后，从新维持原逻辑高电平1。
通过将第一二极管D2及第二二极管D3设置为肖特基二极管，减小压降，保证在E或者D点位低电平时，三极管Q6不被导通。
本实施例的复位原理如下：
上电到CPU正常工作阶段：输入单元110无方波输入，无法形成BOOST电路，A点电压为1.1V，第二MOS管控制单元Q2和第三MOS管控制单元Q3的栅极处于逻辑低电平状态，通过第二MOS管控制单元Q2及第三MOS管控制单元Q3以形成第一反相器，所以B点和E点为逻辑高电平1，通过第三控制单元140包括第四MOS管控制单元Q4及第五MOS管控制单元Q5以形成第二反相器，C点和D点为逻辑低电平0(此状态下电容C2未被充电)，D点的逻辑低电平0及E点的逻辑高电平1通过第四控制单元160，使得F点输出信号为逻辑高电平1(对复位不影响)。
CPU正常工作阶段：输入单元110输入方波信号，BOOST发生，A点电压升高至3.3V，那么第二MOS管控制单元Q2和第三MOS管控制单元Q3的栅极为逻辑高电平1，通过第二MOS管控制单元Q2及第三MOS管控制单元Q3以形成第一反相器，所以B点和E点为逻辑低电平0，通过第三控制单元140包括第四MOS管控制单元Q4及第五MOS管控制单元Q5以形成第二反相器，C点和D点为逻辑高电平1(此状态下C2被冲满电荷)，E点的逻辑低电平0及D点的逻辑高电平1通过第四控制单元160，使得F点输出信号为逻辑高电平1(对复位不影响)。
CPU异常阶段：此阶段因CPU异常，输入单元110无方波输入，此时第一MOS管控制单元Q1可能常导通也可能常断开，但都无法对A点产生升压，导致A点从逻辑高电平1变为逻辑低电平0，B点和E由逻辑低电平0变为逻辑高电平1，C点由逻辑高电平1变为逻辑低电平0，D点也准备开始由逻辑高电平1变为逻辑低电平0，但此时第二电容C2处电荷还未泄放完毕，D点依旧保持着高电平1，此刻E点及D点都处于逻辑高电平1，那么输出F点信号为逻辑低电平0，从而引起CPU复位，当第二电容C2上能量泄放后，D点变为逻辑低电平0，导致输出F点信号变为逻辑高电平1，最终形成异常CPU的复位到进入正常工作阶段。
本发明无需购买集成元件，不依赖软件，通过分立元件即可完成对CPU的自我恢复，在CPU严重奔溃时，也能很好的保护CPU，同时正常阶段时，几乎不消耗能量，具备功耗小的优点，当CPU发生异常时，本方案会使CPU自动复位，其他阶段都对复位无影响，其理论为数字电路，容错范围相对较广，实际结果会比较可靠。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种电子系统自恢复电路，其特征在于，包括，
输入单元，包括用于传输第一信号的第一信号输入端；
第一控制单元，连接所述第一信号输入端，用以接收第一信号并第一信号对做控制处理以形成第二信号并输出；
第二控制单元，连接所述第一控制单元，用以接收第二信号做控制处理以形成第三信号输出；
第三控制单元，连接所述第二控制单元，用以接收第三信号做控制处理以形成第四信号输出；
储能单元，连接所述第三控制单元，用以接收第四信号做储能处理以形成第五信号输出；
第四控制单元，连接所述储能单元及第二控制单元，用以接收第五信号做控制处理以形成终端信号输出，所述第四控制单元接地。
2.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，所述第一控制单元由BOOST电路构成，所述BOOST电路设置第一MOS管控制单元，用于接收第一信号以形成第一MOS管控制单元的通断，所述BOOST电路还设置有保护电路。
3.根据权利要求2所述的一种电子系统自恢复电路，其特征在于，所述第一信号为脉冲信号，所述保护电路为第一PTC电阻。
4.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，所述第二控制单元包括第二MOS管控制单元及第三MOS管控制单元以形成第一反相器。
5.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，所述第三控制单元包括第四MOS管控制单元及第五MOS管控制单元以形成第二反相器。
6.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，所述储能单元为RC电路。
7.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，所述第二控制单元与第四控制单元之间设置第一二极管。
8.根据权利要求1所述的一种电子系统自恢复电路，其特征在于，第四控制单元包括一三级管，用于控制输出信号的状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220003687.4U CN216817388U (zh) | 2022-01-04 | 2022-01-04 | 一种电子系统自恢复电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220003687.4U CN216817388U (zh) | 2022-01-04 | 2022-01-04 | 一种电子系统自恢复电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216817388U true CN216817388U (zh) | 2022-06-24 |
Family
ID=82062820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220003687.4U Active CN216817388U (zh) | 2022-01-04 | 2022-01-04 | 一种电子系统自恢复电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216817388U (zh) |
-
2022
- 2022-01-04 CN CN202220003687.4U patent/CN216817388U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788513B2 (en) | Switching power supply circuit | |
| US7443641B2 (en) | DC-DC converter including short-circuit protection circuit | |
| CN109194317B (zh) | 一种复位电路及可穿戴设备 | |
| US10110060B2 (en) | Semiconductor device | |
| US6525595B2 (en) | Booster, IC card having the same, and electronic equipment having the same | |
| CN100514815C (zh) | Dc-dc变换器控制电路及其控制方法 | |
| CN108093528B (zh) | 一种应用于led驱动芯片的过压保护电路 | |
| US20030227321A1 (en) | Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps | |
| US8058912B2 (en) | Electronic device and signal generator thereof | |
| TWI382625B (zh) | 具軟啟動功能直流-直流轉換器的啟動短路保護裝置與方法 | |
| CN216817388U (zh) | 一种电子系统自恢复电路 | |
| US6373326B1 (en) | Writing circuit | |
| TWI480779B (zh) | 觸控系統之電源管理裝置 | |
| CN209184234U (zh) | 一种电荷泵升压电路短路保护电路 | |
| US20100275041A1 (en) | Computer power supply and power status signal generating circuit thereof | |
| US9397655B2 (en) | Discharge circuit for power supply unit | |
| CN211698879U (zh) | 一种单片机防死机保护电路 | |
| US20100109736A1 (en) | Electronic device and square wave generator thereof | |
| JP2007096661A (ja) | 遅延回路、遅延回路におけるコンデンサの充放電方法及び遅延回路を使用した電源システム装置 | |
| US5838173A (en) | Device and method for detecting a low voltage in a system | |
| JPH09146653A (ja) | 情報処理装置 | |
| CN203786735U (zh) | 一种平板电脑存储设备自毁电路 | |
| US10389228B1 (en) | Power supply circuit with surge-supression | |
| US7586353B2 (en) | Electronic pulse-generating device | |
| US7116160B2 (en) | Booster |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |