CN216564930U - 芯片供电电路及装置和芯片 - Google Patents

Abstract

本实用新型提出一种芯片供电电路及装置和芯片，该电路包括：供电控制模块、驱动模块、逻辑判断模块、恒流恒压控制模块、电流检测模块及开关模块，其中，供电控制模块被配置为检测芯片供电端的电压信号及芯片工作频率，根据电压信号和芯片工作频率控制开关模块导通，以使高压供电端与芯片供电端连接，以为芯片供电。本实用新型在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

Description

芯片供电电路及装置和芯片

技术领域

本实用新型涉及电路技术领域，尤其是涉及一种芯片供电电路及装置和芯片。

背景技术

随着电源行业要求的不断提高，充电器对系统启动时间的要求也越来越短，同时，要求系统电机功耗越来越低。

目前，常见的启动方式是通过电阻限流给启动电容充电，在系统开启后，通过启动电阻和反馈电阻共同为芯片供电。这种启动方式，需要在启动时间和待机功耗之间进行折中考虑，为了满足启动时间和待机功耗这两方面的要求，可通过复用开关管使芯片快速启动，这种启动电路在系统开启后不再工作，仅通过单独辅助绕组为芯片供电。

然而，仅通过辅助绕组为芯片供电，在电源系统处于轻空载状态下时，工作频率变低，放电周期边长，芯片电源的电压在此期间可能降低至关闭电压以下，使得芯片电源无法正常工作，以及，通过关闭一部分芯片模块，可能会使得系统的功能和性能受到较大的影响。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。

为此，本实用新型的一个目的在于提出一种芯片供电电路，该电路在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

为此，本实用新型的第二个目的在于提出一种芯片供电装置。

为此，本实用新型的第三个目的在于提出一种芯片。

为了达到上述目的，本实用新型的第一方面的实施例提出了一种芯片供电电路，该供电电路包括：供电控制模块、驱动模块、逻辑判断模块、恒流恒压控制模块、电流检测模块及开关模块，其中，所述开关模块的第一端与高压供电端连接，所述开关模块的第二端分别与所述供电控制模块的第一端连接，所述开关模块的第三端与芯片供电端连接；所述供电控制模块的第二端与所述驱动模块一端连接，所述供电控制模块的第三端与所述芯片供电端连接；所述驱动模块的另一端与所述逻辑判断模块的第一端连接；所述逻辑判断模块的第二端与所述恒流恒压控制模块的一端连接；所述恒流恒压控制模块的另一端与所述电流检测模块的一端连接；所述电流检测模块的另一端接地；所述供电控制模块被配置为检测所述芯片供电端的电压信号及芯片工作频率，根据所述电压信号和所述芯片工作频率控制所述开关模块导通，以使所述高压供电端与所述芯片供电端连接，以为芯片供电。

根据本实用新型实施例的芯片供电电路，通过设置供电控制模块，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块导通，以接通高压供电端，使高压供电端为芯片供电，由此，在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

在一些实施例中，所述供电控制模块，包括：启动模块、电压比较模块及频率比较模块，其中，所述电压比较模块及所述启动模块的一端与所述逻辑判断模块的第三端连接，所述电压比较模块接收所述电压信号，将所述电压信号及预设的基准电压进行比较，输出第一比较结果；所述频率比较模块的一端与所述逻辑判断模块的第四端连接，所述频率比较模块接收所述芯片工作频率，将所述芯片工作频率与预设的基准频率进行比较，输出第二比较结果。

在一些实施例中，所述开关模块，包括：第一开关管，所述第一开关管的第一端与所述高压供电端连接、所述第一开关管的第二端与所述供电控制模块的第一端连接，所述第一开关管的第三端与所述芯片供电端连接。

在一些实施例中，所述供电控制模块，所述芯片供电电路还包括：第一电阻、第一二极管、齐纳管及第二开关管，所述第一电阻的一端与所述芯片供电端连接，所述第一电阻的另一端与所述第一二极管的阴极连接；所述第一二极管的阳极与所述第一开关管第三端连接；所述第二开关管的第一端与分别连接于所述第一二极管阳极及所述第一开关管的第三端。所述齐纳管与所述第一开关管的第二端连接。

在一些实施例中，芯片供电电路还包括：第二电阻，所述第二电阻的一端与所述第二开关管的第三端连接，所述第二电阻的另一端接地。

在一些实施例中，所述频率比较模块，包括：第一延时模块、信号提取模块及触发模块，所述第一延时模块的输入端用于接收所述第一开关管的导通信号，所述第一延时模块的输出端与所述信号提取模块的输入端连接；所述信号提取模块的输出端与所述触发模块的第一输入端连接；所述触发模块的第二输入端接收第一电流或者电压信号。

在一些实施例中，所述电压比较模块，包括：第三电阻、第四电阻及比较器，所述第三电阻的一端与所述芯片供电端连接，所述第三电阻的另一端与所述第四电阻的一端连接，所述第四电阻的另一端接地；所述电压比较器的第一输入端连接于所述第三电阻和第四电阻之间，所述比较器的第二输入端连接于所述基准电压，所述比较器的输出端与所述驱动模块连接。

在一些实施例中，所述驱动模块，包括：第一与门、第一非门、第二与门、第三开关管及第四开关管，所述第一与门的第一输入端与所述比较器的输出端连接，所述第一与门的输出端与所述第一非门的输入端连接；所述第一非门的输出端与所述第二与门的第一输入端连接；所述第二与门的第二输入端接收第二电流或者电压信号，所述第二与门的输出端与所述第三开关管的第二端连接；所述第四开关管的第三端与所述第三开关管的第一端连接。

在一些实施例中，所述逻辑判断模块，包括：第二非门及第三与门，所述第二非门的输入端接收频率判断信号，所述第二非门的输出端与所述第三与门的第一输入端连接；所述第三与门的第二输入端接收使能信号，所述第三与门的输出端与所述第二开关管的第二端连接。

在一些实施例中，所述逻辑判断模块，还包括：第二延时模块、第三非门、第四与门、第五与门及或门，所述第二延时模块的输入端与所述恒流恒压控制模块的输出端连接，所述第二延时模块的输出端与所述第五与门的第一输入端连接；所述第五与门的第二输入端与所述第一与门的第二输入端连接，所述第五与门的输出端与所述或门的第一输入端连接；所述第三非门的输入端接收所述频率判定信号，所述第三非门的输出端与所述第四与门的第一输入端连接；所述第四与门的第二输入端接收所述第一电流或者电压信号，所述第四与门的输出端与所述或门的第二输入端连接。

为实现上述目的，本实用新型第二方面的实施例提出了一种芯片供电装置，包括：如上述实施例所述的芯片供电电路。

根据本实用新型实施例的芯片供电电路，通过设置供电控制模块，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块导通，以接通高压供电端，使高压供电端为芯片供电，由此，在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

为实现上述目的，本实用新型第三方面的实施例提出了一种芯片，该芯片包括上述实施例的芯片供电装置。

根据本实用新型实施例的芯片，通过设置供电控制模块，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块导通，以接通高压供电端，使高压供电端为芯片供电，由此，在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本实用新型一个实施例的VDD充放电时序的示意图；

图2是根据本实用新型一个实施例的芯片供电电路的框图；

图3是根据本实用新型一个实施例的芯片供电电路的电路示意图；

图4是根据本实用新型一个具体实施例的芯片供电电路的电路示意图；

图5是根据本实用新型一个另一个实施例的芯片供电电路的电路示意图；

图6是根据本实用新型一个具体实施例的VDD充放电时序的示意图；

图7是根据本实用新型一个实施例的芯片供电装置的电路示意图；

图8是根据本实用新型一个实施例的芯片的框图。

附图标记：芯片供电电路1；供电控制模块10；驱动模块11；逻辑判断模块12；恒流恒压控制模块13；电流检测模块14；开关模块15；高压供电端16；启动模块100；电压比较模块101；频率比较模块102；第一延时模块103；信号提取模块104；触发模块105；比较器106；第二延时模块107；芯片供电装置2；芯片3。

具体实施方式

下面详细描述本实用新型的实施例，参考附图描述的实施例是示例性的，下面详细描述本实用新型的实施例。

在实施例中，与一般用电电阻启动的方式相比，仅采用单独的辅助绕组为芯片供电，导致芯片的供电来源缺少启动电阻的供电，且之前通过启动电阻供电，该启动电阻可提供一路持续的百微安级别的电流，以供芯片工作消耗；而辅助绕组供电仅在电感消磁的短时间内，为芯片电源的VDD电容充电，其余时间芯片供电主要依靠VDD电容放电维持。因此，在电源系统处于轻空载时，工作频率变低，由VDD电容供电的时间变长，由电容电压变化公式C*V＝I*T可知，工作频率变低时，其放电周期T变长，随着放电周期T的变长，芯片电源电压在此期间有可能降至关闭电压以下，直至芯片关断，无法工作。

因此，为了降低电源系统处于轻空载状态下的芯片功耗，以使VDD电容在频率较低时，在单独周期内能够维持芯片的工作，确保辅助绕组充电和VDD放电能够平衡在芯片关闭电压以上。而降低芯片功耗通常是通过保留基本的功能模块，关闭其他多个功能模块来实现，然而，芯片的每个模块均有各自的功能，当关闭其他功能模块，例如保护模块及补偿模块等，可能会导致系统在相关保护和补偿时受到较大的影响，且系统的功耗不能无限制降低，因此，采用关闭部分功能的方式存在较大的局限。

举例而言，如图1所示，展示了VDD充放电时序的示意图。由于芯片正常工作时的供电是依靠辅助绕组实现的，图1的逻辑时序反映了电路中VDD的变化过程，其中，DRV是主开关门极电压波形，VFB是反馈绕组的电压波形。VFB为高的时间为TC，在TC时间内，反馈绕组为VDD电容充电，其后芯片供电依靠VDD电容放电维持，直至该周期结束。因此，在放电时间TD内,VDD电容能够使VDD电压维持在芯片关闭电压以上，即可在一个周期内充放电达成平衡。然而，当电源系统处于轻空载时，工作频率变低，TD时间变长，芯片电源电压在此期间有可能降至关闭电压以下，无法工作。

为了解决上述问题，本实用新型提出了一种芯片供电电路，在轻载或空载工况下，通过复用开关模块为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，在保证芯片的正常工作的同时，提高了供电电路工作的稳定性，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

下面参考图2-图6描述根据本实用新型实施例的芯片供电电路。

如图2所示，本实用新型实施例的芯片供电电路1包括供电控制模块10、驱动模块11、逻辑判断模块12、恒流恒压控制模块13、电流检测模块14及开关模块15，其中，开关模块15的第一端与高压供电端16连接，开关模块15的第二端与供电控制模块10的第一端连接，开关模块15的第三端和芯片供电端VDD连接；供电控制模块10的第二端与驱动模块11一端连接，供电控制模块10的第三端与芯片供电端VDD连接；驱动模块的11另一端与逻辑判断模块12的第一端连接；逻辑判断模块12的第二端与恒流恒压控制模块13的一端连接；恒流恒压控制模块13的另一端与电流检测模块14的一端连接；电流检测模块14的另一端接地；供电控制模块10被配置为检测芯片供电端VDD的电压信号及芯片工作频率，根据电压信号和芯片工作频率控制开关模块15导通，以使高压供电端16与芯片供电端VDD连接，以为芯片供电。由此，基于该芯片供电电路1，在确保开关模块15恒流恒压控制的前提下，通过高压供电端16为芯片供电，从而弥补辅助绕组供电能力不足的问题，从而保证芯片正常工作，也无需关闭芯片的部分模块来降低功耗，从而保证每个模块的正常工作。

在实施例中，基于芯片供电电路1为芯片供电时，供电控制模块10根据系统的工作频率与负载之间的关系，对负载的工作状态进行判断，负载越轻，系统的工作频率越低，VDD电容的放电时间越长，此时，芯片存在较大的掉电风险。具体地，供电控制模块10判断系统的工作频率是否低于预设的基准频率，并在确定系统的工作频率低于预设的基准频率时，认为仅通过VDD电容放电为芯片供电，可能存在较大的掉电风险。同时，对芯片供电端的电压信号进行检测，通过供电控制模块10检测芯片供电端的电压信号，并在确定电压信号低于预设的基准电压且系统处于轻载或空载状态下时，通过在开关模块15两次开启的间歇时间内，复用开关模块15，控制开关模块15导通，以接通高压供电端16，使高压供电端16为芯片供电，并在正常的功率开关信号到来时，开关模块15恢复其原有的功能和作用，从而，在不影响原有恒压恒流控制的前提下，弥补辅助绕组线圈供电能力不足的问题。

根据本实用新型实施例的芯片供电电路1，通过设置供电控制模块10，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块15导通，以接通高压供电端16，使高压供电端16为芯片供电，由此，在轻载或空载工况下，通过复用开关模块15为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，保证芯片的正常工作，且无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

在一些实施例中，如图3所示，为本实用新型一个实施例的芯片供电电路的电路结构示意图。供电控制模块10，包括：启动模块100、电压比较模块101及频率比较模块102，其中，电压比较模块101及启动模块100的一端与逻辑判断模块12的第三端连接，电压比较模块101接收电压信号，将电压信号及预设的基准电压进行比较，输出第一比较结果；频率比较模块102的一端与逻辑判断模块12的第四端连接，频率比较模块102接收芯片工作频率，芯片工作频率与预设的基准频率进行比较，输出第二比较结果。可以理解的是，当第一比较结果为芯片供电端的电压信号VDD低于预设的基准电压，且第二比较结果为芯片的工作频率低于预设的基准频率阈值时，控制开关模块15导通，以使高压供电端16与芯片供电端VDD连接，以为芯片供电。

在实施例中，通过增加电压比较模块101，用于将检测到的电压信号与预设的基准电压进行比较，从而判断芯片供电端的电压信号VDD是否即将降低至预设的基准电压以下，即，降低至芯片关闭阈值以下。频率比较模块102基于系统和工作频率之间的关系，对系统的负载状态进行判断，负载越轻，认为系统的工作频率越低，则供电端的电压信号VDD电容放电时间越长，此时，芯片的掉电风险也就越大。从而，当供电端的电压信号低于预设的基准电压且系统处于轻载或者空载状态时，在开关模块15两次开启的间歇时间内，复用开关模块15，以使高压供电端16为芯片供电，弥补辅助绕组线圈供电能力不足的问题。

在一些实施例中，如图3所示，开关模块15，包括：第一开关管Q，第一开关管Q的第一端与高压供电端16连接、第一开关管Q的第二端与供电控制模块10的第一端连接，第一开关管Q的第三端与芯片供电端VDD连接。可以理解的是，在供电端的电压信号VDD低于预设的基准电压且系统处于轻载或者空载状态时，控制第一开关管Q打开，以使高压供电端16为芯片供电。

在一些实施例中，如图3所示，供电控制模块10，还包括：第一电阻R1、第一二极管D1、齐纳管Z及第二开关管M，第一电阻R1的一端与芯片供电端VDD连接，第一电阻R1的另一端与第一二极管D1的阴极连接；第一二极管D1的阳极与第一开关管Q第三端连接；第二开关管M的第一端与分别连接于第一二极管D1阳极及第一开关管Q的第三端连接。齐纳管Z与第一开关管Q的第二端连接。可以理解的是，第一开关管Q是功率MOS管，Z是齐纳管，用于对DRV信号进行箝位，其原理是，在检测到芯片的工作频率较低且芯片供电端的电压信号VDD低于预设的基准电压时，通过DRV信号控制功率管Q开启，以使使高压供电端16为芯片供电。

在一些实施例中，如图3所示，为实用新型一个实施例的芯片供电电路的电路结构示意图。芯片供电电路1还包括：第二电阻Rcs，第二电阻Rcs的一端与第二开关管M的第三端连接，第二电阻Rcs的另一端接地。

在一些实施例中，如图4所示，为本实用新型一个实施例的电路示意图。结合图3和图4所示，频率比较模块102，包括：第一延时模块103、信号提取模块104及触发模块105，第一延时模块103的输入端用于接收第一开关管Q的导通信号，第一延时模块103的输出端与信号提取模块104的输入端连接；信号提取模块104的输出端与触发模块105的第一输入端连接；触发模块105的第二输入端接收第一电流或者电压信号，例如preON信号。

在实施例中，第一延时模块103、信号提取模块104及触发模块105用于对芯片的工作频率进行检测，恒流恒压控制模块13发出第一电流或者电压信号，例如发出preON信号，其信号根据输出负载的变化来调节初级功率管的工作频率，ON信号经过第一延时模块103，例如Delay TNL模块，持续检测两次ON信号之间的时间差，若连续两次ON信号之间的间隔时间超过TNL时间，例如200us，则Delay TNL模块的输出跳变为高，信号沿提取模块104例如LEB100ns模块，对该跳变为高的信号提取100ns，并传输至触发模块105，例如传输RS触发器的S端，其中，RS触发器有两个端，分别为R端和S端，S端接收到该信号后使RS1的输出频率判定信号TVC跳变为高。若相邻两次ON信号的时间间隔没有超过TNL时间，则TVC信号持续保持为低。可以理解的是，当频率判定信号TVC为高时，认为芯片工作频率变低，系统进入轻空载模式。

具体而言，结合图3和图4所示，频率判定信号TVC用于在低频状态下使功率管M相邻周期的间歇给芯片供电，为了不影响功率管M原本的工作状况，需要频率判定信号TVC跳变位高后，在主开关管的ON信号到来之前恢复至低电位，恢复DRV信号原有的控制，以及SW与第二电阻RCS的连接。图3中可以看到，这一动作是通过preON传输至RS1的R端来完成的，若preON为高，则频率判定信号TVC跳变为低。

在一些实施例中，如图4所示，电压比较模块101，包括：第三电阻R3、第四电阻R4及比较器106，第三电阻R3的一端与芯片供电端VDD连接，第三电阻R3的另一端与第四电阻R4的一端连接，第四电阻R4的另一端接地；比较器106的第一输入端连接于第三电阻R3和第四电阻R4之间，比较器106的第二输入端连接于基准电压VREF，比较器106的输出端与驱动模块11连接。可以理解的是，电压比较模块101用于在芯片供电端的VDD电压信号经分压电阻R3和R4分压后与预设基准VREF经过比较器CMP比较后输出电压信号VDD，当电压信号VDD低于预设值时，比较器106输出VDL信号为高。此电路的作用在于监测电压信号VDD是否已经降至接近芯片关断电压，当VDD电压低于此电压预设值并继续下降，芯片就有掉电的风险。

在一些实施例中，如图4所示，驱动模块11，包括：第一与门and3、第一非门N2、第二与门and4、第三开关管NMOS及第四开关管PMOS，第一与门and3的第一输入端与比较器106的输出端连接，第一与门and3的输出端与第一非门N2的输入端连接；第一非门N2的输出端与第二与门and4的第一输入端连接；第二与门and4的第二输入端接收第二电流或者电压信号，第二与门and4的输出端与第三开关管NMOS的第二端连接；第四开关管PMOS的第三端与第三开关管NMOS的第一端连接。

在实施例中，DRVP信号控制驱动模块11的上拉PMOS管导通，以使功率管开启，DRVN信号控制驱动模块11的下拉NMOS管导通可使功率管关断。在相关技术中，在功率管导通的间隔，上拉PMOS管是断开的，下拉NMOS管是导通的。当检测到系统工作在轻空载工况下且芯片供电端的电压VDD有掉电风险时，VDL信号与TVC信号同时为高，经过第一与门and3、第一非门N2、第二与门and4构成的逻辑电路，可使下拉NMOS管也关断，此时驱动模块11的上拉和下拉管均关断，不能控制DRV电压信号的电压，此时，DRV电压信号是线电压经过限流电阻R3后，经齐纳管Z箝位的电压，只要将齐纳管Z的击穿电压设置在合适的电压值，DRV电压信号控制功率管Q导通，并且导通后功率管源极电压SW高于VDD电压，就能实现芯片的供电。

在一些实施例中，如图5所示，逻辑判断模块12，包括：第二非门N1及第三与门and2，第二非门N1的输入端接收频率判断信号，第二非门N1的输出端与第三与门and2的第一输入端连接；第三与门and2的第二输入端接收使能信号，第三与门and2的输出端与第二开关管M的第二端连接。具体而言，EN使能信号是整个芯片的使能信号，当芯片启动后，EN使能信号由低翻转为高；TVC是频率判定信号，检测到工作频率低于预设频率时，频率判定信号TVC跳变为高，第二非门N1和第三与门and2构成的逻辑判断电路，控制该工况下MOS管M断开，使功率管Q的源极SW与检流电阻RCS的连接断开。从而，线电压经过初级线圈、功率管Q、二极管D以及第一电阻R2到芯片供电端的电压信号VDD的以形成供电回路，以实现高压供电端16为VDD充电，其供电能力可以确保VDD不会掉电。

在一些实施例中，如图4所示，逻辑判断模块12，还包括：第二延时模块107、第三非门N3、第四与门and4、第五与门and6及或门or，第二延时模块107的输入端与恒流恒压控制模块13的输出端连接，第二延时模块107的输出端与第五与门and6的第一输入端连接；第五与门and6的第二输入端与第一与门and3的第二输入端连接，第五与门and6的输出端与或门or的第一输入端连接；第三非门N3的输入端接收频率判定信号，第三非门N3的输出端与第四与门and4的第一输入端连接；第四与门and4的第二输入端接收第一电流或者电压信号，第四与门and4的输出端与或门or的第二输入端连接。

在实施例中，第二延时模块107例如Delay Tond模块、第三非门N3、第四与门and4、第五与门and6及或门or主要用于产生和芯片工作频率相关的ON信号。第三非门N3和第五与门and6在构成的逻辑电路中的作用是，当频率判定信号TVC为低时，ON信号与电流或者电压信号preON无差别；延时模块Delay Tond和第四与门and4构成的逻辑电路作用是，当频率判定信号TVC为高时，模块Delay Tond对电流或者电压信号preON信号进行延时，其中，Tond为延时时间例如比如2us，此时，ON信号为电流或者电压信号preON的延时信号。换言之，在检测到轻空载低频工作时，原有的ON信号被延迟了2us，以此在ON信号控制功率管导通给输出端传递能量之前，有足够的时间恢复期原有的电路连接。

在另一些实施例中，如图6所示，为本实用新型一个实施例的芯片供电端的电压信号VDD充电或放电的时序逻辑图。举例而言，结合图4和图6所示，preON信号来自于恒流恒压控制模块13，其根据输出负载的变化来调节初级功率管的工作频率，ON信号经过第一延时模块103例如Delay TNL延时模块，持续检测两次ON信号之间的时间差。如果连续两次ON之间的间隔时间超过TNL时间，Delay TNL模块的输出跳变为高，LEB100ns模块对这一跳变为高的信号提取100ns，传输至RS触发器S端，使RS1的输出信号TVC跳变为高。反之，如果相邻两次ON信号的时间间隔没有超过TNL时间，则TVC持续保持为低。当TVC为高时，则说明芯片工作频率变低，系统进入轻空载模式。

TVC信号用于低频状态下使功率管相邻周期的间歇给芯片供电，为了不影响功率管原本的工作状况，需要TVC信号跳变位高后，必须在主开关管的ON信号到来之前恢复至低电位，恢复DRV原有的控制，以及SW与检流电阻RCS的连接。图4中可以看到，这一动作是通过preON给到RS1的R端来完成的，如果preON为高，则TVC跳变为低。图4中第二延时模块107例如Delay Tond、非门N3、与门and4、与门and6、或门or1用于产生和工作频率相关的ON信号。非门N3、与门and6构成的逻辑电路作用是，当TVC为低时，ON信号与preON没有差别；延时模块Delay Tond和与门and4构成的逻辑电路作用是，当TVC为高时，模块Delay Tond对preON信号进行延时，Tond为延时时间，此时ON信号为preON的延时信号。也就是说，在检测到轻空载低频工作时，原有的ON信号被延迟了2us，以此在ON信号控制功率管导通给输出端传递能量之前，有足够的时间恢复期原有的电路连接。无需增加器件，只是复用功率管，利用其关断间歇，给芯片供电，确保芯片不会掉电，极大的提高了电源工作的稳定性。

通过设置供电控制模块10，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块15导通，以接通高压供电端16，使高压供电端16为芯片供电，由此，在轻载或空载工况下，通过复用开关模块15为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，保证芯片的正常工作，且无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

下面参考图7描述本实用新型第二方面实施例的芯片供电装置。

图7是根据本实用新型一个实施例的芯片供电装置的电路示意图，如图7所示，本实用新型实施例的芯片供电装置2包括上述实施例的芯片供电电路1。

根据本实用新型实施例的芯片供电装置2，通过设置供电控制模块10，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块15导通，以接通高压供电端16，使高压供电端16为芯片供电，由此，在轻载或空载工况下，通过复用开关模块15为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，保证芯片的正常工作，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

下面参考图8描述本实用新型第三方面实施例的芯片。

图8是根据本实用新型一个实施例的芯片3，该芯片3包括：上述实施例的芯片供电装置2。

根据本实用新型实施例的芯片3，通过设置供电控制模块10，对芯片供电端的电压信号及芯片的工作频率进行检测，并在确定芯片供电端的电压信号低于预设的基准电压且芯片的工作频率低于基准频率时，认为系统可能处于轻载或者空载工况，此时，控制开关模块15导通，以接通高压供电端16，使高压供电端16为芯片供电，由此，在轻载或空载工况下，通过复用开关模块15为芯片供电，以弥补辅助绕组线圈供电能力不足的问题，从而，保证芯片的正常工作，以及，无需关闭芯片的部分功能模块，以保证芯片的性能和功能不会受到损坏。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (12)

1.一种芯片供电电路，其特征在于，包括：供电控制模块、驱动模块、逻辑判断模块、恒流恒压控制模块、电流检测模块及开关模块，其中，

所述开关模块的第一端与高压供电端连接，所述开关模块的第二端与所述供电控制模块的第一端连接，所述开关模块的第三端与芯片供电端连接；

所述供电控制模块的第二端与所述驱动模块一端连接，所述供电控制模块的第三端与所述芯片供电端连接；

所述驱动模块的另一端与所述逻辑判断模块的第一端连接；

所述逻辑判断模块的第二端与所述恒流恒压控制模块的一端连接；

所述恒流恒压控制模块的另一端与所述电流检测模块的一端连接；

所述电流检测模块的另一端接地；

所述供电控制模块被配置为检测所述芯片供电端的电压信号及芯片工作频率，根据所述电压信号和所述芯片工作频率控制所述开关模块导通，以使所述高压供电端与所述芯片供电端连接，以为芯片供电。

2.根据权利要求1所述的芯片供电电路，其特征在于，所述供电控制模块，包括：启动模块、电压比较模块及频率比较模块，其中，

所述电压比较模块及所述启动模块的一端与所述逻辑判断模块的第三端连接，所述电压比较模块接收所述电压信号，将所述电压信号及预设的基准电压进行比较，输出第一比较结果；

所述频率比较模块的一端与所述逻辑判断模块的第四端连接，所述频率比较模块接收所述芯片工作频率，将所述芯片工作频率与预设的基准频率进行比较，输出第二比较结果。

3.根据权利要求2所述的芯片供电电路，其特征在于，所述开关模块，包括：第一开关管，所述第一开关管的第一端与所述高压供电端连接、所述第一开关管的第二端与所述供电控制模块的第一端连接，所述第一开关管的第三端与所述芯片供电端连接。

4.根据权利要求3所述的芯片供电电路，其特征在于，所述供电控制模块，还包括：第一电阻、第一二极管、齐纳管及第二开关管，

所述第一电阻的一端与所述芯片供电端连接，所述第一电阻的另一端与所述第一二极管的阴极连接；

所述第一二极管的阳极与所述第一开关管第三端连接；

所述第二开关管的第一端与分别连接于所述第一二极管阳极及所述第一开关管的第三端连接；

所述齐纳管与所述第一开关管的第二端连接。

5.根据权利要求4所述的芯片供电电路，其特征在于，所述芯片供电电路还包括：第二电阻，所述第二电阻的一端与所述第二开关管的第三端连接，所述第二电阻的另一端接地。

6.根据权利要求4所述的芯片供电电路，其特征在于，所述频率比较模块，包括：第一延时模块、信号提取模块及触发模块，

所述第一延时模块的输入端用于接收所述第一开关管的导通信号，所述第一延时模块的输出端与所述信号提取模块的输入端连接；

所述信号提取模块的输出端与所述触发模块的第一输入端连接；

所述触发模块的第二输入端接收第一电流或者电压信号。

7.根据权利要求6所述的芯片供电电路，其特征在于，所述电压比较模块，包括：第三电阻、第四电阻及比较器，

所述第三电阻的一端与所述芯片供电端连接，所述第三电阻的另一端与所述第四电阻的一端连接，所述第四电阻的另一端接地；

所述比较器的第一输入端连接于所述第三电阻和第四电阻之间，所述比较器的第二输入端连接于所述基准电压，所述比较器的输出端与所述驱动模块连接。

8.根据权利要求7所述的芯片供电电路，其特征在于，所述驱动模块，包括：第一与门、第一非门、第二与门、第三开关管及第四开关管，

所述第一与门的第一输入端与所述比较器的输出端连接，所述第一与门的输出端与所述第一非门的输入端连接；

所述第一非门的输出端与所述第二与门的第一输入端连接；

所述第二与门的第二输入端接收第二电流或者电压信号，所述第二与门的输出端与所述第三开关管的第二端连接；

所述第四开关管的第三端与所述第三开关管的第一端连接。

9.根据权利要求8所述的芯片供电电路，其特征在于，所述逻辑判断模块，包括：第二非门及第三与门，其中，

所述第二非门的输入端接收频率判断信号，所述第二非门的输出端与所述第三与门的第一输入端连接；

所述第三与门的第二输入端接收使能信号，所述第三与门的输出端与所述第二开关管的第二端连接。

10.根据权利要求9所述的芯片供电电路，其特征在于，所述逻辑判断模块，还包括：第二延时模块、第三非门、第四与门、第五与门及或门，

所述第二延时模块的输入端与所述恒流恒压控制模块的输出端连接，所述第二延时模块的输出端与所述第五与门的第一输入端连接；

所述第五与门的第二输入端与所述第一与门的第二输入端连接，所述第五与门的输出端与所述或门的第一输入端连接；

所述第三非门的输入端接收频率判定信号，所述第三非门的输出端与所述第四与门的第一输入端连接；

所述第四与门的第二输入端接收所述第一电流或者电压信号，所述第四与门的输出端与所述或门的第二输入端连接。

11.一种芯片供电装置，其特征在于，包括：

如权利要求1-10任一项所述的芯片供电电路。

12.一种芯片，其特征在于，包括如权利要求11所述芯片供电装置。

Images