CN216486075U - 一种多通道数据采集系统 - Google Patents
一种多通道数据采集系统 Download PDFInfo
- Publication number
- CN216486075U CN216486075U CN202123207204.7U CN202123207204U CN216486075U CN 216486075 U CN216486075 U CN 216486075U CN 202123207204 U CN202123207204 U CN 202123207204U CN 216486075 U CN216486075 U CN 216486075U
- Authority
- CN
- China
- Prior art keywords
- module
- adc
- data acquisition
- pxie
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000003750 conditioning effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005658 nuclear physics Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
本实用新型公开了一种多通道数据采集系统，属于数据采集技术领域，包含上位机和数据采集卡，所述数据采集卡包含PXIe机箱，所述PXIe机箱包含ADC子板模块、FMC连接器、母板模块、PCIe总线、PXIe机箱控制器，所述母板模块包含FPGA模块和PXIe连接器，所述ADC子板模块的输出端通过FMC连接器连接FPGA模块的输入端，所述FPGA模块的输出端通过PXIe连接器连接PCIe总线，所述PCIe总线通过PXIe机箱控制器连接上位机；其采用子母板结构，通过PXIe机箱背板总线实现数据的读出能力，以及机箱控制器与上位机进行通信，实现上位机与FPGA系统完成数据采集，满足高速高精度的数据采集。
Description
技术领域
本实用新型属于数据采集技术领域，尤其涉及一种多通道数据采集系统。
背景技术
数据采集技术是信息技术的重要内容，它研究数据的采集、存储、处理和控制问题。
现如今，多通道数据采集系统已经被广泛应用于诸如核物理、高能物理、航空航天、医疗卫生、通信等各个领域中。随着数据采集需求的日趋复杂，人们对采集系统性能指标的要求也越来越高，例如高采样率、高精度等。
IC工艺的飞速发展使得ADC芯片的性能不断提升，这让数据采集系统同时具备高采样率 与高精度成为可能。
实用新型内容
本实用新型所要解决的技术问题是提供一种多通道数据采集系统，其采用子母板结构，通过PXIe机箱背板总线实现数据的读出能力，以及机箱控制器与上位机进行通信，实现上位机与FPGA系统完成数据采集，满足高速高精度的数据采集。
本实用新型为解决上述技术问题采用以下技术方案：
一种多通道数据采集系统，包含上位机和数据采集卡，所述数据采集卡包含PXIe机箱，所述PXIe机箱包含ADC子板模块、FMC连接器、母板模块、PCIe总线、PXIe机箱控制器，所述母板模块包含FPGA模块和PXIe连接器，所述ADC子板模块的输出端通过FMC连接器连接FPGA模块的输入端，所述FPGA模块的输出端通过PXIe连接器连接PCIe总线，所述PCIe总线通过PXIe机箱控制器连接上位机；
其中，ADC子板模块，用于对模拟信号进行调理和采集；
母板模块，用于将采集的数据传输到上位机；
FMC连接器，用于连接ADC子板模块和母板模块；
PCIe总线，用于将采集的数据传输至PXIe机箱控制器；
PXIe机箱控制器，用于将采集的数据通过控制器网口传输到上位机；
上位机，用于控制数据采集卡的参数配置与数据。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述ADC子板模块包含两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、DAC模块和电源模块，所述两级放大电路模块分别经过第一ADC模块、第二ADC模块连接FMC连接器，所述FMC连接器通过DAC模块连接两级放大电路模块，所述电源模块分别与两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、时钟模块和DAC模块连接，用于提供所需电能。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述所述两级放大电路包含一级单端放大器和一级单端转差分放大器，所述一级单端放大器通过一级单端转差分放大器分别与第一ADC模块、第二ADC模块连接。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述DAC模块的型号为LTC2666-12。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述PXIe机箱控制器包含CPU模块和以太网模块，所述CPU模块与PCIe总线连接，所述以太网模块通过千兆以太网连接上位机。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述ADC子板模块还包含时钟模块，所述时钟模块分别与第一ADC模块、第二ADC模块和FMC连接器连接，用于
提供第一ADC模块、第二ADC模块提供采样时钟和参考时钟，同时为模板的FPGA提供系统时钟、参考时钟和数据传输时钟。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述电源模块提供3V、1.9V、1.15V、3.3V、5V供电电压，为一级单端转差分放大器提供2V的共模电压。
作为本实用新型一种多通道数据采集系统的进一步优选方案，所述一级单端放大器的芯片型号为AD8099，所述一级单端转差分放大器的芯片型号为ADA4927-1。
本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：
本实用新型一种多通道数据采集系统，其采用子母板结构，通过PXIe机箱背板总线实现数据的读出能力，以及机箱控制器与上位机进行通信，实现上位机与FPGA系统完成数据采集，满足高速高精度的数据采集。
附图说明
图1是本实用新型多通道数据采集系统的结构原理图；
图2是本实用新型ADC子板模块的结构原理图。
具体实施方式
下面结合附图对本实用新型的技术方案做进一步的详细说明：
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本公开的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多示例实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的示例实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、步骤等。在其它情况下，不详细示出或描述公知结构、方法、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
一种多通道数据采集系统，如图1所示，包含上位机和数据采集卡，所述数据采集卡包含PXIe机箱，所述PXIe机箱包含ADC子板模块、FMC连接器、母板模块、PCIe总线、PXIe机箱控制器，所述母板模块包含FPGA模块和PXIe连接器，所述ADC子板模块的输出端通过FMC连接器连接FPGA模块的输入端，所述FPGA模块的输出端通过PXIe连接器连接PCIe总线，所述PCIe总线通过PXIe机箱控制器连接上位机；
其中，ADC子板模块，用于对模拟信号进行调理和采集；
母板模块，用于将采集的数据传输到上位机；
FMC连接器，用于连接ADC子板模块和母板模块；
PCIe总线，用于将采集的数据传输至PXIe机箱控制器；
PXIe机箱控制器，用于将采集的数据通过控制器网口传输到上位机；
上位机，用于控制数据采集卡的参数配置与数据。
其采用子母板结构，通过PXIe机箱背板总线实现数据的读出能力，以及机箱控制器与上位机进行通信，实现上位机与FPGA系统完成数据采集，满足高速高精度的数据采集。
如图2所示，所述ADC子板模块包含两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、DAC模块和电源模块，所述两级放大电路模块分别经过第一ADC模块、第二ADC模块连接FMC连接器，所述FMC连接器通过DAC模块连接两级放大电路模块，所述电源模块分别与两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、时钟模块和DAC模块连接，用于提供所需电能。
所述所述两级放大电路包含一级单端放大器和一级单端转差分放大器，所述一级单端放大器通过一级单端转差分放大器分别与第一ADC模块、第二ADC模块连接。
所述一级单端放大器的芯片型号为AD8099，所述一级单端转差分放大器的芯片型号为ADA4927-1，DAC模块产生的模拟电平输送到差分放大器的反相输入端，可调节信号的直流偏置。单片ADC模块为四通道差分输入，因此共有2片ADC，对应8通道模拟信号输入。
所述时钟模块分别与第一ADC模块、第二ADC模块和FMC连接器连接，用于提供第一ADC模块、第二ADC模块提供采样时钟和参考时钟，同时为模板的FPGA提供系统时钟、参考时钟和数据传输时钟。
所述电源模块需要为子板所有的芯片供电，提供了3V、1.9V、1.15V、3.3V、5V等多种供电电压，此外，还为一级单端转差分放大器提供2V的共模电压，以适配ADC的输入需求。
优选的，所述DAC模块的型号为LTC2666-12。通过SPI接口进行配置，支持8通道独立配置、独立输出。
所述PXIe机箱控制器包含CPU模块和以太网模块，所述CPU模块与PCIe总线连接，所述以太网模块通过千兆以太网连接上位机。
以上只通过说明的方式描述了本实用新型的某些示范性实施例，毋庸置疑，对于本领域的普通技术人员，在不偏离本实用新型的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本实用新型权利要求保护范围的限制。
Claims (8)
1.一种多通道数据采集系统，其特征在于：包含上位机和数据采集卡，所述数据采集卡包含PXIe机箱，所述PXIe机箱包含ADC子板模块、FMC连接器、母板模块、PCIe总线、PXIe机箱控制器，所述母板模块包含FPGA模块和PXIe连接器，所述ADC子板模块的输出端通过FMC连接器连接FPGA模块的输入端，所述FPGA模块的输出端通过PXIe连接器连接PCIe总线，所述PCIe总线通过PXIe机箱控制器连接上位机；
其中，ADC子板模块，用于对模拟信号进行调理和采集；
母板模块，用于将采集的数据传输到上位机；
FMC连接器，用于连接ADC子板模块和母板模块；
PCIe总线，用于将采集的数据传输至PXIe机箱控制器；
PXIe机箱控制器，用于将采集的数据通过控制器网口传输到上位机；
上位机，用于控制数据采集卡的参数配置与数据。
2.根据权利要求1所述的一种多通道数据采集系统，其特征在于：所述ADC子板模块包含两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、DAC模块和电源模块，所述两级放大电路模块分别经过第一ADC模块、第二ADC模块连接FMC连接器，所述FMC连接器通过DAC模块连接两级放大电路模块，所述电源模块分别与两级放大电路模块、第一ADC模块、第二ADC模块、FMC连接器、时钟模块和DAC模块连接，用于提供所需电能。
3.根据权利要求2所述的一种多通道数据采集系统，其特征在于：所述两级放大电路包含一级单端放大器和一级单端转差分放大器，所述一级单端放大器通过一级单端转差分放大器分别与第一ADC模块、第二ADC模块连接。
4.根据权利要求2所述的一种多通道数据采集系统，其特征在于：所述DAC模块的型号为LTC2666-12。
5.根据权利要求1所述的一种多通道数据采集系统，其特征在于：所述PXIe机箱控制器包含CPU模块和以太网模块，所述CPU模块与PCIe总线连接，所述以太网模块通过千兆以太网连接上位机。
6.根据权利要求1所述的一种多通道数据采集系统，其特征在于：所述ADC子板模块还包含时钟模块，所述时钟模块分别与第一ADC模块、第二ADC模块和FMC连接器连接，用于提供第一ADC模块、第二ADC模块提供采样时钟和参考时钟，同时为模板的FPGA提供系统时钟、参考时钟和数据传输时钟。
7.根据权利要求2所述的一种多通道数据采集系统，其特征在于：所述电源模块提供3V、1.9V、1.15V、3.3V、5V供电电压，为一级单端转差分放大器提供2V的共模电压。
8.根据权利要求3所述的一种多通道数据采集系统，其特征在于：所述一级单端放大器的芯片型号为AD8099，所述一级单端转差分放大器的芯片型号为ADA4927-1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123207204.7U CN216486075U (zh) | 2021-12-20 | 2021-12-20 | 一种多通道数据采集系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123207204.7U CN216486075U (zh) | 2021-12-20 | 2021-12-20 | 一种多通道数据采集系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216486075U true CN216486075U (zh) | 2022-05-10 |
Family
ID=81425127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123207204.7U Expired - Fee Related CN216486075U (zh) | 2021-12-20 | 2021-12-20 | 一种多通道数据采集系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216486075U (zh) |
-
2021
- 2021-12-20 CN CN202123207204.7U patent/CN216486075U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101957806B (zh) | 同步串行接口信号的外设组件互连标准采集装置 | |
| CN205003500U (zh) | 微弱信号高精度采集系统 | |
| CN107255967A (zh) | 一种适于波形调控的高压信号发生器 | |
| CN202395750U (zh) | 一种差分参考电压缓冲器 | |
| CN211123712U (zh) | 一种适用于量子计算机监控领域的专用芯片 | |
| CN216486075U (zh) | 一种多通道数据采集系统 | |
| CN203464953U (zh) | 一种基于数字隔离的测量系统 | |
| CN210351129U (zh) | 一种基于fmc的双通道adc/dac板卡 | |
| CN104965469A (zh) | 基于cpci总线标准的多功能采集控制装置 | |
| CN216351896U (zh) | 一种基于两级放大电路的多通道数据采集系统 | |
| CN202583361U (zh) | 一种电能质量数据采集电路 | |
| CN115524532A (zh) | 一种信号采集电路与信号采集方法 | |
| CN218331988U (zh) | 一种高速数字多通道采集系统 | |
| CN103077258B (zh) | 高速同步数据采集卡 | |
| CN216356681U (zh) | 一种基于两级放大电路的adc模块 | |
| WO2021129375A1 (zh) | 一种单电源供电的同步数据采集装置及其采集方法 | |
| CN213602560U (zh) | 一种根据负载进行补偿的电路 | |
| CN201583826U (zh) | Asi模拟量采集模块 | |
| CN103268079A (zh) | 外设组件互联标准接口的数模转换输出控制装置 | |
| CN201417179Y (zh) | 一种用于红外成像探测器的低噪声数控偏置电压产生电路 | |
| CN213545128U (zh) | 一种基于rk3399处理器的短波调制解调主板 | |
| CN112363964B (zh) | 高可靠性的mbus主机电路 | |
| CN204790438U (zh) | 一种基于cpci总线标准的多功能采集控制装置 | |
| CN214958809U (zh) | 一种军用对讲机智能双联充电装置 | |
| CN217332571U (zh) | 一种模拟量信号调理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220510 |