CN216388040U - 信号检测装置、触控板和电子设备 - Google Patents

Abstract

本申请提供一种信号检测装置、触控板和电子设备，能够提高了芯片的资源利用率。信号检测装置包括：检测芯片，包括电容检测引脚和电平检测引脚，其中，电容检测引脚连接触控板中的检测电极，用于检测检测电极的电容信号，电平检测引脚连接检测芯片外围的电平检测电路，用于向电平检测电路输出驱动电压，以通过电平检测电路检测输入信号检测装置的第一电平信号；以及，电平检测电路，包括分压器件和开关器件，所述分压器件与所述开关器件串联，其中，开关器件用于根据第一电平信号的状态导通或者断开，分压器件用于对驱动电压进行分压，以在电平检测引脚产生第二电平信号，第二电平信号用于确定第一电平信号的状态。

Description

信号检测装置、触控板和电子设备

技术领域

本申请实施例涉及触控技术领域，并且更具体地，涉及一种信号检测装置、触控板和电子设备。

背景技术

在电子设计中，当我们需要识别信号的高低电平状态时，需要用到芯片的通用输入输出(General Purpose Input/Output，GPIO)引脚或模拟数字转换器(Analog toDigital Converter，ADC)。但是GPIO引脚和ADC引脚的数量较少。在一些应用场景中，当需要大量使用高低电平的检测功能时，GPIO引脚或ADC引脚的数量就不足以满足高低电平检测的需求。

实用新型内容

本申请实施例提供一种信号检测装置、触控板和电子设备，能够提高了芯片的资源利用率。

第一方面，提供了一种信号检测装置，其特征在于，包括：

检测芯片，包括电容检测引脚和电平检测引脚，其中，所述电容检测引脚连接触控板中的检测电极，用于检测所述检测电极的电容信号，所述电平检测引脚连接所述检测芯片外围的电平检测电路，用于向所述电平检测电路输出驱动电压，以通过所述电平检测电路检测输入所述信号检测装置的第一电平信号；以及，

所述电平检测电路，包括分压器件和开关器件，所述分压器件与所述开关器件串联，其中，所述开关器件用于根据所述第一电平信号的状态导通或者断开，所述分压器件用于对所述驱动电压进行分压，以在所述电平检测引脚产生第二电平信号，所述第二电平信号用于确定所述第一电平信号的状态。

基于该技术方案，由于触控检测芯片上用于进行电容检测的引脚数量较多，通常会有富余的引脚空闲，因此，利用该检测芯片上的原本用来进行电容检测的引脚进行电平状态的检测，能够提高芯片的资源利用率，解决了芯片上GPIO引脚不足导致无法满足电平检测需求的问题。为了实现这一目的，本申请在芯片外围设置了与该引脚连接的电平检测电路，包括分压器件和开关器件，开关器件用于根据待测的第一电平信号的状态导通或者断开，分压器件用于对该引脚输出的驱动电压进行分压，以在该引脚产生相应的第二电平信号。第一电平信号的状态不同时，开关器件的状态也不同，从而导致第二电平信号不同。检测芯片可以根据该第二电平信号的变化，确定第一电平信号的高低状态，实现了利用富余的电容检测引脚进行电平检测的目的。

在一种可能的实现方式中，所述检测芯片还包括：驱动模块，与所述电平检测引脚连接，用于向所述电平检测引脚输出所述驱动电压；以及，处理模块，与所述电平检测引脚连接，用于检测所述电平检测引脚产生的所述第二电平信号，并根据所述第二电平信号确定所述第一电平信号的状态。

在一种可能的实现方式中，所述电平检测电路还包括限流电阻，所述限流电阻的一端连接所述开关器件，另一端连接至所述第一电平信号。

该实施例中，第一电平信号引起的电流较大时可能会对电平检测电路造成损坏，为此，可以设置限流电阻，连接在开关器件和第一电平信号的输入端之间，从而避免对信号检测装置造成损坏。

在一种可能的实现方式中，所述开关器件为晶体管，所述晶体管用于：在所述第一电平信号为高电平状态时导通，以基于所述分压器件对所述驱动信号进行分压；和/或，在所述第一电平信号为低电平状态时断开，以基于所述分压器件和所述晶体管对所述驱动信号进行分压。

该实施例中采用晶体管作为开关器件。由于晶体管会受电压影响，当第一电平信号超过其导通电压时，晶体管导通，当第一电平信号未超过其导通电压时，晶体管断开。这时，当晶体管导通，则其可以看作导线，等效阻抗基本为0，仅有分压器件参与分压过程；而当晶体管断开，其等效阻抗不可忽略，晶体管也会参与分压过程，从而与分压器件一起对驱动电压进行分压。这样，晶体管导通和断开时在电平检测引脚处产生的第二电平信号就存在差异，据此可以确定第一电平信号的状态。

在一种可能的实现方式中，所述第一电平信号为高电平状态时所述电平检测引脚产生的所述第二电平信号，小于所述第一电平信号为低电平状态时所述电平检测引脚产生的所述第二电平信号。

在一种可能的实现方式中，所述晶体管为N型金属氧化物半导体(NMetal-OxideSemiconductor，NMOS)管，其中，所述分压器件的一端连接所述电平检测引脚，所述分压器件的另一端连接所述NMOS管的漏极，所述NMOS管的源极接地，所述NMOS管的栅极用于接收所述第一电平信号。

在一种可能的实现方式中，所述晶体管为(P Metal-Oxide Semiconductor，PMOS)管，其中，所述PMOS管的源极连接所述电平检测引脚，所述PMOS管的漏极连接所述分压器件的一端，所述分压器件的另一端接地，所述PMOS管的栅极用于接收所述第一电平信号。

在一种可能的实现方式中，所述晶体管为NPN型的双极型晶体管(BipolarJunction Transistor，BJT)，其中，所述分压器件的一端连接所述电平检测引脚，所述分压器件的另一端连接所述BJT的集电极，所述BJT管的发射极接地，所述BJT管的栅极用于接收所述第一电平信号。

在一种可能的实现方式中，所述晶体管为PNP型的BJT，其中，所述BJT的发射极连接所述电平检测引脚，所述BJT的集电极连接所述分压器件的一端，所述分压器件的另一端接地，所述BJT的基极用于接收所述第一电平信号。

在一种可能的实现方式中，所述分压器件为电阻或者电容。

在一种可能的实现方式中，所述处理模块包括ADC，所述ADC用于对所述第二电平信号进行采样，得到采样数据，所述采样数据用于确定所述第一电平信号的状态。

在一种可能的实现方式中，所述处理模块还包括模拟信号处理模块，连接在所述电平检测引脚和所述ADC之间，用于对所述第二电平信号进行信号处理，并向所述ADC输出处理后的所述第二电平信号。

在一种可能的实现方式中，所述处理模块还包括逻辑控制模块，所述逻辑控制模块用于：接收所述ADC输出的所述采样数据；确定所述采样数据是否位于第一阈值范围；当所述采样数据位于所述第一阈值范围时，确定所述第一电平信号为高电平状态；当所述采样数据没有位于所述第一阈值范围时，确定所述采样数据是否位于第二阈值范围，所述第二阈值范围小于所述第一阈值范围；当所述采样数据位于所述第二阈值范围时，确定所述第一电平信号为低电平状态。

在一种可能的实现方式中，所述处理模块还包括逻辑控制模块，所述逻辑控制模块用于：接收所述ADC输出的所述采样数据；确定所述采样数据是否位于第二阈值范围；当所述采样数据位于所述第二阈值范围时，确定所述第一电平信号为低电平状态；当所述采样数据没有位于所述第二阈值范围时，确定所述采样数据是否位于第一阈值范围，所述第一阈值范围大于所述第二阈值范围；当所述采样数据位于所述第一阈值范围时，确定所述第一电平信号为高电平状态。

第二方面，提供了一种触控板，包括上述第一方面或第一方面的任意可能的实现方式中的信号检测装置。

第三方面，提供了一种电子设备，包括上述第二方面或第二方面的任意可能的实现方式中的触控板。

附图说明

图1是GPIO的结构示意图。

图2是触控检测芯片进行电容检测时的结构示意图。

图3是本申请实施例的信号检测装置的示意性框图。

图4是基于图3所示的信号检测装置的一种可能的具体结构的示意图。

图5是基于图3所示的信号检测装置的一种可能的具体结构的示意图。

图6是基于图3所示的信号检测装置的一种可能的具体结构的示意图。

图7是基于图3所示的信号检测装置的一种可能的具体结构的示意图。

图8是本申请实施例的信号检测装置的检测结果的示意图。

图9是基于第二电压信号确定第一电压信号的状态的过程的示意图。

图10是基于图3所示的信号检测装置的一种可能的具体结构的示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

图1是GPIO引脚的结构示意图。在利用GPIO引脚进行电平检测时，如图1所示的GPIO 100，电平信号V_IN从I/O引脚101输入，并被传输至施密特触发器102。其中，当电平信号V_IN大于正向阈值电压时，施密特触发器102的输出的触发信号为高；当电平信号V_IN小于负向阈值电压时，施密特触发器102的输出为低；当电平信号V_IN在正向阈值电压和负向阈值电压之间，施密特触发器102的输出不变。处理器通过输入数据寄存器103读取施密特触发器102输出的触发信号，从而判断电平信号V_IN为高电平还是低电平。

由于每一个电平信号在被检测时，都需要占用一个GPIO引脚，而对于触控检测芯片而言，GPIO引脚的数量很少，很容易出现资源不足的问题。特别是随着触控检测技术的发展，需要通过GPIO引脚实现一些其他的拓展功能，例如通过检测开合盖信号为高电平还是低电平，确定是否需要上报坐标。其中，该开合盖信号用于指示电子设备比如笔记本的开盖或合盖操作。例如，当开盖时检测到该信号为高电平，则确定需要上报坐标；当合盖时检测到该信号为低电平，则确定无需上报坐标。

为此，考虑到触控检测芯片上用于进行电容检测的引脚数量较多，通常会有富余的引脚空闲，因此，利用该检测芯片上的原本用来进行电容检测的引脚进行电平状态的检测，能够提高芯片的资源利用率，解决了芯片上GPIO引脚不足导致无法满足电平检测需求的问题。

图2是触控检测芯片进行电容检测时的结构示意图。如图2所示，触控检测芯片200包括驱动模块210、逻辑控制模块221、模拟信号处理模块222、ADC 223和引脚250。其中，R1为芯片内部的限流电阻。C1为触控板中的检测电极的等效电容。以下，将触控检测芯片200也简称为检测芯片200，将检测电极也称为触摸传感器。

检测芯片200内部的逻辑控制模块221控制驱动模块210输出驱动信号V_O，V_O例如可以是高频的方波或者正弦波信号。驱动信号V_O经电阻R1传输至引脚250。待测的电容C1在高频的驱动信号V_O的作用下产生一定的阻抗，当检测电极接收到手指等的触摸信号时，电容C1的大小会发生变化，其产生的阻抗也会发生变化，导致引脚250处的电压发生变化。引脚250上的电压信号经过模拟信号处理模块222的处理后，传输至ADC 223。ADC 223将该电压信号转换为数字信号后发送给逻辑控制模块221，使其根据该数字信号来识别该触摸信号。

图2是以自电容检测为例，检测的是检测电极与系统地之间的自电容C1，在实际应用中，检测芯片200还可以用于互容检测，以检测不同方向的两个电极之间的互电容。

用于电容检测的引脚250的数量较多，通常会有富余的引脚空闲，因此，本申请实施例利用检测芯片200上的原本用来进行电容检测的引脚进行电平状态的检测。应理解，这里所述的用于电容检测的引脚是指，用于与触摸检测电极例如TX电极或RX电极相连的引脚。当用于电容检测的引脚数量大于检测电极的引脚数量时，会空闲一部分引脚，这部分引脚可以用来实现本申请实施例中的电平检测功能。以下，为了作区分，将这些管脚中用于实现原本的电容检测功能的引脚称为电容检测引脚250，而将空闲的用于实现电平检测功能的引脚称为电平检测引脚260。

这样，通过搭建检测芯片外部的电平检测电路，并利用空闲的电容检测管脚作为电平检测管脚，即可实现电平检测功能，提高了检测芯片的资源利用率。

图3示出了本申请实施例提供的信号检测装置的示意性框图。如图3所示，信号检测装置300包括检测芯片200、以及检测芯片200外围的电平检测电路230。

检测芯片200包括电容检测引脚250和电平检测引脚260。其中，电容检测引脚250连接触控板中的检测电极，用于检测检测电极的电容信号(图3中未示出)；电平检测引脚260连接电平检测电路230，用于向电平检测电路230输出驱动电压V_OUT，以通过电平检测电路230检测输入信号检测装置300的第一电平信号，即待测的电平信号V_IN1。

电平检测电路230包括分压器件231和开关器件232，分压器件231与开关器件232串联，例如，开关器件232的一端连接分压器件231，另一端连接至第一电平信号V_IN1。其中，开关器件232用于根据第一电平信号V_IN1的状态导通或者断开，分压器件231用于对驱动电压V_OUT进行分压，以在电平检测引脚260产生第二电平信号V_IN2，第二电平信号V_IN2用于确定第一电平信号V_IN1的状态。

该分压器件231例如可以是电阻或者电容。

应理解，这里所述的第一电平信号V_IN1的状态例如包括高电平状态或者低电平状态，其中，高电平状态指第一电平信号V_IN1位于第一阈值范围，低电平状态指第一电平信号V_IN1位于第二阈值范围，第二阈值范围小于第一阈值范围，例如第二阈值范围的上限小于第一阈值范围的下限。

其中，每个用作电平检测的引脚260上例如均连接有一个电平检测电路230，图3中未全部示出。

可见，由于检测芯片上用于进行电容检测的引脚数量较多，通常会有富余的引脚空闲，因此，利用该检测芯片上的原本用来进行电容检测的引脚进行电平状态的检测，能够提高芯片的资源利用率，解决了芯片上GPIO引脚不足导致无法满足电平检测需求的问题。为了实现这一目的，本申请在芯片外围设置了与该引脚连接的电平检测电路，包括分压器件和开关器件，开关器件用于根据待测的第一电平信号的状态导通或者断开，分压器件用于对该引脚输出的驱动电压进行分压，以在该引脚产生相应的第二电平信号。第一电平信号的状态不同时，开关器件的状态也不同，从而导致第二电平信号不同。检测芯片可以根据该第二电平信号的变化，确定第一电平信号的高低状态，实现了利用富余的电容检测引脚进行电平检测的目的。

由于是利用富余的电容检测引脚实现电平检测功能，因此，图3中的检测芯片200例如可以与图2中的用于电容检测的芯片200的结构相同，只是在芯片外围增加与电平检测引脚260连接的电平检测电路230，从而在不改变检测芯片200内部的结构的情况下，通过引脚260和电平检测电路230实现电平检测功能。

在一种实现方式中，如图3所示，检测芯片200还可以包括驱动模块210和处理模块220。驱动模块210与电平检测引脚260连接，用于向电平检测电路230输出驱动电压V_OUT。处理模块280与电平检测引脚260连接，用于检测电平检测引脚260产生的第二电平信号V_IN2，并根据第二电平信号V_IN2确定第一电平信号V_IN1的状态。

在一种实现方式中，开关器件232为晶体管232，其中，晶体管232用于：在第一电平信号V_IN1为高电平状态时导通，以基于分压器件231对驱动信号V_OUT进行分压；和/或，在第一电平信号V_IN1为低电平状态时断开，以基于分压器件231和晶体管232对驱动信号V_OUT进行分压。

该实施例中采用晶体管232作为开关器件232。由于晶体管232会受电压影响，当第一电平信号V_IN1超过其导通电压时，晶体管232导通，当第一电平信号V_IN1未超过其导通电压时，晶体管232断开。这时，当晶体管232导通，则其可以看作导线，等效阻抗基本为0，仅有分压器件231参与分压过程；而当晶体管232断开，其等效阻抗不可忽略，晶体管232也会参与分压过程，从而与分压器件231一起对驱动电压V_OUT进行分压。这样，晶体管导通和断开时在电平检测引脚260处产生的第二电平信号V_IN2就存在差异，据此可以确定第一电平信号V_IN1的状态。

例如，第一电平信号V_IN1为高电平状态时电平检测引脚260产生的第二电平信号V_IN2，小于第一电平信号V_IN1为低电平状态时电平检测引脚260产生的第二电平信号V_IN2。

在一种实现方式中，电平检测电路230还包括限流电阻233，限流电阻233的一端连接开关器件232，另一端连接至第一电平信号V_IN1。

由于第一电平信号V_IN1过大而引起的较大电流时可能会对电平检测电路230造成损坏，为此，通过设置限流电阻233，连接在开关器件232和第一电平信号V_IN1之间，从而避免对信号检测装置300造成损坏。

以下，以图4至图7作为示例，对信号检测装置300的结构进行具体描述。

应理解，开关器件232可以为任何类型的晶体管，或者称三极管，其包括但不限于MOS管和BJT管等。其中，图4和图5分别示出了以NMOS管和PMOS管作为开关器件232的电平检测电路230。图6和图7分别示出了以NPN型BJT管和PNP型BJT管作为开关器件232的电平检测电路230。

如图4至图7所示，检测芯片200中的电阻R1为其内部的限流电阻，驱动模块210输出驱动信号V_OUT。应注意，进行电平检测时，驱动模块210输出的驱动信号V_OUT与用于电容检测的驱动信号的参数，例如幅值、频率、波形等可以全部或者部分不同。图4至图7中以分压器件231为电阻R2作为示例。优选地，R2设置为R2＝R1。此外，如图4至图7所示，电平检测电路230中的电阻R3为限流电阻233，连接在开关器件232与第一电平信号V_IN1之间，以减轻大电流对电路的影响，R3例如可以等于10Ω。

在图4中，晶体管232为NMOS管Q1，其中，分压器件231的一端连接电平检测引脚260，分压器件231的另一端连接NMOS管Q1的漏极D，NMOS管Q1的源极S接地GND，NMOS管Q1的栅极G用于接收第一电平信号V_IN1。

在图5中，晶体管232为PMOS管Q2，其中，PMOS管Q2的源极S连接电平检测引脚260，PMOS管Q2的漏极D连接分压器件231的一端，分压器件232的另一端接地GND，PMOS Q2管的栅极G用于接收第一电平信号V_IN1。

在图6中，晶体管232为NPN型的BJT管Q3，其中，分压器件231的一端连接电平检测引脚260，分压器件232的另一端连接BJT管Q3的集电极C，BJT管Q3的发射极E接地，BJT管Q3的基极B用于接收第一电平信号V_IN1。

在图7中，晶体管232为PNP型的BJT管Q4，其中，BJT管Q4的发射极E连接电平检测引脚260，BJT管Q4的集电极C连接分压器件231的一端，分压器件的另一端接地，BJT管Q4的基极B用于接收第一电平信号V_IN1。

下面，以图4为例，描述本申请实施例的电平检测的原理。当待检测的第一电平信号V_IN1为低电平时，NMOS管Q1断开。此时，电平检测引脚260处产生的第二电平信号V_IN2为：

其中，f为驱动信号V_OUT的频率，Cgs为NMOS管Q1的漏极D和源极S之间的结电容，

相当于NMOS管Q1的等效阻抗。

可见，当第一电平信号V_IN1为低电平时，NMOS管Q1断开时，NMOS管Q1产生等效阻抗

因此NMOS管Q1也会参与分压过程，从而与电阻R2一起对驱动电压V_OUT进行分压。

当第一电平信号V_IN1为高电平时，NMOS管Q1导通。此时，电平检测引脚260处产生的第二电平信号V_IN2’为：

可见，当第一电平信号V_IN1为高电平时，NMOS管Q1导通时，NMOS管Q1不会产生等效阻抗，因此NMOS管Q1不会参与分压过程，仅有电阻R2参与分压过程。

对比上式(1)和式(2)可以看出，由于式(1)中的V_IN2的分子和分母同时增加了

或者说，式(2)中的V_IN2’的分子和分母同时减少了

因此式(1)中的V_IN2的值大于式(2)中的V_IN2’的值。

也就是说，当输入的第一电平信号V_IN1为高电平时电平检测引脚260产生的第二电平信号V_IN2，小于第一电平信号V_IN1为低电平时引脚260产生的第二电平信号V_IN2。

如图8所示，以方波信号为例，V_IN1为低电平时引脚260处的V_IN2，明显大于V_IN1为高电平时引脚260处的V_IN2’。另外，在图8中，由于V_IN1为高电平时，NMOS管Q1的漏极D和源极S之间产生了结电容Cgs，因此使得V_IN2的波形趋于平滑，相当于起到了滤波的作用；而V_IN1为低电平时，由于NMOS管Q1导通，NMOS管Q1的结电容Cgs相当于被短路。

应理解，NMOS管Q1的导通电压应当能够满足对第一电平信号V_IN1的高电平状态和低电平状态的检测。也就是说，V_IN1的高电平状态所在的第一阈值范围，应当大于NMOS管Q1的导通电压；V_IN1的低电平状态所在的第二阈值范围，应当小于NMOS管Q1的导通电压。这样，才能够在输入的第一电平信号V_IN1为高电平和低电平时，使第二电平信号V_IN2产生差别。为了使第二电平信号V_IN2产生的该差别更大以提高电平检测性能，例如可以设置R2＝R1。

在一种实现方式中，如图4至图7所示，处理模块220可以包括ADC 223，ADC223用于对第二电平信号V_IN2进行采样，得到采样数据，该采样数据用于确定第一电平信号V_IN1的状态。

在一种实现方式中，处理模块220还可以包括模拟信号处理模块222，连接在电平检测引脚260和ADC 223之间，用于对第二电平信号V_IN2进行信号处理，例如对模拟信号进行放大、滤波等处理，并向ADC 223输出处理后的第二电平信号V_IN2。

在一种实现方式中，处理模块220还可以包括逻辑控制模块221，逻辑控制模块221用于根据ADC 223输出的采样数据确定第一电平信号V_IN1的状态为高电平状态还是低电平状态。

例如，如图9所示，逻辑控制模块221可以基于以下步骤确定第一电平信号V_IN1的状态。

在步骤301中，控制驱动模块210输出驱动信号V_OUT。

当输入第一电平信号V_IN1为高电平和低电平时，对驱动信号V_OUT的分压情况不同，因此电平检测引脚260处产生的第二电压信号V_IN2也不同。

在步骤302中，接收ADC 223输出的第二电压信号V_IN2的采样数据。

在步骤303中，确定该采样数据是否位于第一阈值范围。

其中，当该采样数据位于第一阈值范围时，接着执行步骤304；当采样数据没有位于第一阈值范围时，接着执行步骤305。

在步骤304中，确定第一电平信号V_IN1为高电平。

在步骤305中，确定该采样数据是否位于第二阈值范围。

其中，当采样数据位于第二阈值范围时，接着执行步骤306；当采样数据没有位于第二阈值范围时，，接着执行步骤307。

在步骤306中，确定第一电平信号V_IN1为低电平。

在步骤307中，确定第一电平信号V_IN1信号异常。此时，可以上报错误信息。

类似地，逻辑控制模块221也可以执行以下步骤，以确定第一电平信号V_IN1的状态，包括：接收ADC 223输出的采样数据；确定该采样数据是否位于第二阈值范围；当该采样数据位于第二阈值范围时，确定第一电平信号V_IN1为低电平状态；当该采样数据没有位于第二阈值范围时，确定采样数据是否位于第一阈值范围；当该采样数据位于第一阈值范围时，确定第一电平信号V_IN1为高电平状态。

基于上面的方式，当输入电平检测电路230的第一电平信号V_IN1的状态不同时，电平检测引脚260处的第二电平信号V_IN2就不同，于是经ADC 223采样后输出的第二电平信号V_IN2的采样数据也有明显差别。如表一所示，当采用MOS管作为开关器件232时，例如图4和图5所示，对于同一模组而言，当第一电平信号V_IN1的输出模式不同时，第二电平信号V_IN2的采样数据的原始值基本在相同数值水平，因此对不同模式的待测电平有较好的兼容性。其中，第一电平信号V_IN1的输出模式是指其为推挽输出还是开漏上拉。例如，推挽输出可以指第一电平信号V_IN1的内阻基本为0；开漏1K上拉以指第一电平信号V_IN1的内阻为1K，类似地，开漏4.7K上拉、开漏10K上拉、开漏100K上拉分别指第一电平信号V_IN1的内阻为4.7K、10K、100K。

表一

应注意，当采用BJT管作为开关器件232时，例如图6和图7所示，需要第一电平信号V_IN1具有一定的驱动能力，以产生能够使BJT管导通的电流。并且，由于BIT管的稳定性略差，因此当第一电平信号V_IN1的输入模式不同时，第二电平信号V_IN2的采样数据的原始值可能会在不同的数值水平，但是，可以通过设计相应的算法进行校准。

上面的图4至图7是以分压器件231为电阻为例，当然，也可以将电阻R替换为电容C2用作分压器件231。例如，如图10所示，当第一电平信号V_IN1为低电平时，NMOS管Q1断开，电平检测引脚260的外部电容约等于电容C1与NMOS管Q1的结电容Cgs串联；当第一电平信号V_IN1为高电平时，NMOS管Q1导通，电平检测引脚260的外部电容约等于电容C1。检测芯片200可根据电容检测引脚260外部的电容变化，确定第一电平信号V_IN1的状态为高电平还是低电平。

本申请还提供了一种触控板，包括上述本申请各种实施例中的信号检测装置300。

本申请实施例还提供了一种电子设备，包括上述本申请各种实施例中的触控板。

作为示例而非限定，本申请实施例中的电子设备可以为终端设备、手机、平板电脑、笔记本电脑、台式机电脑、游戏设备、车载电子设备或穿戴式智能设备等便携式或移动计算设备，以及电子数据库、汽车、银行自动柜员机(Automated Teller Machine，ATM)等其他电子设备。该穿戴式智能设备包括功能全、尺寸大、可不依赖智能手机实现完整或部分功能的设备，例如智能手表或智能眼镜等；以及，只专注于某一类应用功能，且需要和其它设备如智能手机配合使用的设备，例如各类进行体征监测的智能手环、智能首饰等。

需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。

应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落在本申请的保护范围内。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种信号检测装置，其特征在于，包括：

检测芯片，包括电容检测引脚和电平检测引脚，其中，所述电容检测引脚连接触控板中的检测电极，用于检测所述检测电极的电容信号，所述电平检测引脚连接所述检测芯片外围的电平检测电路，用于向所述电平检测电路输出驱动电压，以通过所述电平检测电路检测输入所述信号检测装置的第一电平信号；以及，

所述电平检测电路，包括分压器件和开关器件，所述分压器件与所述开关器件串联，其中，所述开关器件用于根据所述第一电平信号的状态导通或者断开，所述分压器件用于对所述驱动电压进行分压，以在所述电平检测引脚产生第二电平信号，所述第二电平信号用于确定所述第一电平信号的状态。

2.根据权利要求1所述的信号检测装置，其特征在于，所述检测芯片还包括：

驱动模块，与所述电平检测引脚连接，用于向所述电平检测引脚输出所述驱动电压；以及，

处理模块，与所述电平检测引脚连接，用于检测所述电平检测引脚产生的所述第二电平信号，并根据所述第二电平信号确定所述第一电平信号的状态。

3.根据权利要求1或2所述的信号检测装置，其特征在于，所述电平检测电路还包括限流电阻，所述限流电阻的一端连接所述开关器件，另一端连接至所述第一电平信号。

4.根据权利要求1或2所述的信号检测装置，其特征在于，所述开关器件为晶体管，所述晶体管用于：

在所述第一电平信号为高电平状态时导通，以基于所述分压器件对所述驱动电压进行分压；和/或，

在所述第一电平信号为低电平状态时断开，以基于所述分压器件和所述晶体管对所述驱动电压进行分压。

5.根据权利要求4所述的信号检测装置，其特征在于，

所述第一电平信号为高电平状态时所述电平检测引脚产生的所述第二电平信号，小于所述第一电平信号为低电平状态时所述电平检测引脚产生的所述第二电平信号。

6.根据权利要求4所述的信号检测装置，其特征在于，所述晶体管为N型金属氧化物半导体NMOS管，其中，所述分压器件的一端连接所述电平检测引脚，所述分压器件的另一端连接所述NMOS管的漏极，所述NMOS管的源极接地，所述NMOS管的栅极用于接收所述第一电平信号。

7.根据权利要求4所述的信号检测装置，其特征在于，所述晶体管为P型金属氧化物半导体PMOS管，其中，所述PMOS管的源极连接所述电平检测引脚，所述PMOS管的漏极连接所述分压器件的一端，所述分压器件的另一端接地，所述PMOS管的栅极用于接收所述第一电平信号。

8.根据权利要求4所述的信号检测装置，其特征在于，所述晶体管为NPN型的双极型晶体管BJT，其中，所述分压器件的一端连接所述电平检测引脚，所述分压器件的另一端连接所述BJT的集电极，所述BJT的发射极接地，所述BJT管的栅极用于接收所述第一电平信号。

9.根据权利要求4所述的信号检测装置，其特征在于，所述晶体管为PNP型的BJT，其中，所述BJT的发射极连接所述电平检测引脚，所述BJT的集电极连接所述分压器件的一端，所述分压器件的另一端接地，所述BJT的基极用于接收所述第一电平信号。

10.根据权利要求1或2所述的信号检测装置，其特征在于，所述分压器件为电阻或者电容。

11.根据权利要求2所述的信号检测装置，其特征在于，所述处理模块包括模数转换器ADC，所述ADC用于对所述第二电平信号进行采样，得到采样数据，所述采样数据用于确定所述第一电平信号的状态。

12.根据权利要求11所述的信号检测装置，其特征在于，所述处理模块还包括模拟信号处理模块，连接在所述电平检测引脚和所述ADC之间，用于对所述第二电平信号进行信号处理，并向所述ADC输出处理后的所述第二电平信号。

13.根据权利要求11或12所述的信号检测装置，其特征在于，所述处理模块还包括逻辑控制模块，所述逻辑控制模块用于：

接收所述ADC输出的所述采样数据；

确定所述采样数据是否位于第一阈值范围；

当所述采样数据位于所述第一阈值范围时，确定所述第一电平信号为高电平状态；

当所述采样数据没有位于所述第一阈值范围时，确定所述采样数据是否位于第二阈值范围，所述第二阈值范围小于所述第一阈值范围；

当所述采样数据位于所述第二阈值范围时，确定所述第一电平信号为低电平状态。

14.根据权利要求11或12所述的信号检测装置，其特征在于，所述处理模块还包括逻辑控制模块，所述逻辑控制模块用于：

接收所述ADC输出的所述采样数据；

确定所述采样数据是否位于第二阈值范围；

当所述采样数据位于所述第二阈值范围时，确定所述第一电平信号为低电平状态；

当所述采样数据没有位于所述第二阈值范围时，确定所述采样数据是否位于第一阈值范围，所述第一阈值范围大于所述第二阈值范围；

当所述采样数据位于所述第一阈值范围时，确定所述第一电平信号为高电平状态。

15.一种触控板，其特征在于，包括上述权利要求1至14中任一项所述的信号检测装置。

16.一种电子设备，其特征在于，包括权利要求15所述的触控板。

Images