CN216216836U - 一种输入信号延时互锁电路 - Google Patents

Abstract

本实用新型涉及一种输入信号延时互锁电路，包括互锁电路、开关电路和延时电路；互锁电路包括第一光耦、第二光耦、第一继电器和第二继电器；两个输入信号分别输入第一光耦的输入端和第二光耦的输入端；第一光耦的第一输出端与第二继电器的常闭触点串联；第一光耦的第二输出端通过第一开关电路连接至第一继电器的线圈；第二光耦的第一输出端通过第二开关电路连接至第二继电器的线圈；第二光耦的第二输出端与第一继电器的常闭触点串联；第一光耦的第二输出端和第二光耦的第一输出端均连接至延时电路的输入端。本实用新型增加了光耦元件，将光耦本身的特性与继电器结合使用，保证两互锁功能的同时，还增加了电路的抗干扰能力和安全性。

Description

一种输入信号延时互锁电路

技术领域

本实用新型涉及电子电路领域，具体涉及一种输入信号延时互锁电路。

背景技术

在各种电子产品中，一个电路系统得到一个输入信号后，并不是立即响应输入信号，而是需要整个电路先进行初始化，特别是一些带有强电结构的电路，需要给予一定的时间做好准备才能响应输入信号，进而启动运行。在一些情况中，有的输入信号是不能同时运行的，还有的输入信号是不能同时响应运行的，需要进行互锁。在现有技术中，有的电路靠单片机进行延时和互锁，这样的电路的弊端是，抗干扰能力弱，另外单片机成本也比较高，现有技术中也有的电路是直接使用继电器等配合机械开关进行互锁，但是由于输入端和输出端缺少隔离，也在一定程度上抗干扰能力弱，且后续电路如果有强电设备，也有一定的操作上的危险性。

实用新型内容

针对现有技术的不足，本实用新型公开了一种输入信号延时互锁电路。

本实用新型所采用的技术方案如下：

一种输入信号延时互锁电路，包括互锁电路、开关电路和延时电路；所述互锁电路包括第一光耦、第二光耦、第一继电器和第二继电器；两个输入信号分别输入所述第一光耦的输入端和所述第二光耦的输入端；所述第一光耦的第一输出端与第二继电器的常闭触点串联；所述第一光耦的第二输出端通过第一开关电路连接至所述第一继电器的线圈；所述第二光耦的第一输出端通过第二开关电路连接至第二继电器的线圈；所述第二光耦的第二输出端与第一继电器的常闭触点串联；所述第一光耦的第二输出端和所述第二光耦的第一输出端均连接至所述延时电路的输入端。

其进一步的技术方案为：第一光耦的第二输出端通过第八电阻连接至接地端；第二光耦的第一输出端通过第十电阻连接至电源电压。

其进一步的技术方案为：第一开关电路的输入端输入低电平时导通，输入高电平时截止；第二开关电路输入高电平时导通，输入低电平时截止。

其进一步的技术方案为：第一开关电路包括NPN型的第三三极管和PNP型的第四三极管；第二光耦的第一输出端通过第十六电阻连接至第四三极管的基极；第四三极管的发射极连接电源电压；第四三极管的集电极通过第十三电阻连接至第三三极管的基极；第三三极管的发射极通过第十四电阻连接至第三三极管的基极；第三三极管的集电极与第二继电器的线圈串联。

其进一步的技术方案为：第二开关电路包括NPN型的第五三极管；第一光耦的第一输出端连接第五三极管的基极，第五三极管的发射极接地；第五三极管的集电极与第一继电器的线圈串联。

其进一步的技术方案为：所述延时电路包括第一电容、第二电容和第三电阻；所述第一电容的第一端连接接地端，所述第一电容的第二端连接至第三电阻的第一端，第三电阻的第二端作为延时电路的输入端；所述第二电容的第一端连接电源电压，所述第二电容的第二端连接第三电阻的第一端；所述第三电阻的第一端作为所述延时电路的输出端。

其进一步的技术方案为：在所述延时电路的输出端还连接有输出电路；所述输出电路包括分压电路、第一比较器和第二比较器；所述分压的电路包括第四电阻、第五电阻和第六电阻串联而成的串联电路；所述串联电路的第一端连接电源电压，所述串联电路的第二端连接接地端；所述延时电路的输出端连接至第一比较器的正相输入端和第二比较器的反相输入端；第一比较器的反相输入端连接至第四电阻和第五电阻的公共端，第二比较器的正相输入端连接至第五电阻和第六电阻的公共端；第一比较器的输出端和第二比较器的输出端分别输出两路输出信号。

其进一步的技术方案为：所述输出电路使用型号为LM393的芯片连接而成。

其进一步的技术方案为：所述输出电路还包括NPN型的第一三极管和NPN型的第二三极管；第一三极管的发射极和第二三极管的发射极均连接接地端；第一比较器的输出端连接至第一三极管的基极；第二比较器的输出端连接至第二三极管的基极；第一三极管的集电极和第二三极管的集电极分别输出两路输出信号。

本实用新型的有益效果如下：

1、本实用新型在互锁电路中增加了光耦元件，将光耦本身的特性与继电器结合使用，连接成为了新的互锁结构，在保证两组输入信号具有互锁功能的同时，还有效的隔离和输入端和输出端，这样一方面增加了电路的抗干扰能力，另一方面还增加了操作的安全性。

2、本实用新型在互锁电路之后设置了延时电路，利用两个电容的充放电时间对输入进行延时响应，这个延时可以通过调整第一电容、第二电容和第三电阻这三个元件的参数进行调节。这样就可以获得一定的时间来使后面受控的强电部分做好准备，比如电动机的换向和启动等控制过程。

3、本实用新型电路结构简单，不需要增加单片机，仅仅依靠硬件电路就可以完成延时和互锁。而且还避免了单片机的抗干扰能力弱的特点，且本实用新型在信号隔离方面也优于现有的单纯使用继电器进行互锁的电路。

附图说明

图1为本实用新型的实施例中的互锁电路的示意图。

图2为本实用新型的实施例中的第一开关电路的示意图。

图3为本实用新型的实施例中的第二开关电路的示意图。

图4为本实用新型的实施例中的延时电路和输出电路的示意图。

具体实施方式

下面结合附图，说明本实用新型的具体实施方式。

图1为本实用新型的实施例中的互锁电路的示意图。如图1所示，互锁电路包括第一光耦U1、第二光耦U2、第一继电器RX1和第二继电器RX2。第一光耦U1和第二光耦U2具体可使用型号为PC817的光耦器件。

+5V电压通过第一电阻R1连接至第一光耦U1的第一输入端。第一光耦U1的第二输入端用于输入第一信号IN1。+5V电压通过第二电阻R2连接至第二光耦U2的第一输入端。第二光耦U2的第二输入端用于输入第二信号IN2。

第一光耦U1的第一输出端INA1连接至第二继电器RX2的常闭触点的第一端，第二继电器RX2的常闭触点的第二端连接至+12V电源。第一光耦U1的第二输出端INA通过第一开关电路连接至第一继电器RX1的线圈的第一端，第一继电器RX1的线圈的第二端连接至+12V电压。第一开关电路输入高电平时截止，输入低电平时导通。

第二光耦U2的第一输出端INB通过第二开关电路连接至第二继电器RX2的线圈的第一端，第二继电器RX2的线圈的第二端连接至+12V电压。第二开关电路输入高电平时导通，输入低电平时截止。第二光耦U2的第二输出端INB1连接至第一继电器RX1的常闭触点的第一端，第一继电器RX1的常闭触点的第二端连接至接地端。

第一光耦U1的第二输出端INA通过第九电阻R9连接至延时电路的输入端A，同时，第一光耦U1的第二输出端INA通过第八电阻R8连接至接地端，这样当第一光耦U1不工作时，第一光耦U1的第二输出端INA是低电平。第二光耦U2的第一输出端INB通过第十一电阻R11连接至延时电路的输入端A，同时，第二光耦U2的第一输出端INB通过第十电阻R10连接至+12V电压，则当第二光耦U2不工作时，第二光耦U2的第一输出端INB是高电平。

在图1所示的互锁电路中，当第一光耦U1和第二光耦U2均不工作的时候，第一光耦U1的第二输出端INA本身为低电平，则第一继电器RX1的线圈两端均为高电平，第一继电器RX1的线圈无电流流过，第一继电器RX1的常闭触点闭合，第二光耦U2的第一输出端INB本身为高电平，第二继电器RX2的线圈两端均为高电平，第二继电器RX2的线圈无电流流过，第二继电器RX2的常闭触点闭合。

在这样的前提下，当第一信号IN1输入至第一光耦U1的时候，第一光耦U1的输出端导通，第一光耦U1的第一输入端INA1通过第二继电器RX2的常闭触点连接至+12V电源，第一光耦U1的第一输入端INA1为高电平，第一光耦U1的第二输入端INA输出高电平信号，则第二开关电路导通，第二开关电路的输出端INA2为低电平，则第一继电器RX1的线圈的有电流流过，则第一继电器RX1的常闭触点断开，导致第二光耦U2的第二输出端INB1与接地端断开，所以第二光耦U2的输出端没有接入电路回路中，如果此时有第二信号IN2输入，则第二光耦U2依旧没有输出。此时，第二信号IN2的输入对第一信号IN1的输入无影响。

同理，当第二信号IN2输入至第二光耦U2，第二光耦U2已经工作的情况下，第一信号IN1的输入对第二信号IN2也无影响。

图2为本实用新型的实施例中的第一开关电路的示意图。如图2所示，具体的，第一开关电路包括NPN型的第三三极管Q3和PNP型的第四三极管Q4。第二光耦U2的第一输出端通过第十六电阻R16连接至第四三极管Q4的基极。第四三极管Q4的发射极连接+12V电压。第四三极管Q4的集电极通过第十三电阻R13连接至第三三极管Q3的基极。第三三极管Q3的发射极通过第十四电阻R14连接至第三三极管Q3的基极。第三三极管Q3的集电极与第二继电器RX2的线圈串联。第一开关电路中，由于PNP型的第四三极管Q4的存在，所以当第一开关电路的输入端INB为高电平时，第三三极管Q3截止，第一开关电路截止。

图3为本实用新型的实施例中的第二开关电路的示意图。如图3所示，具体的，第二开关电路包括NPN型的第五三极管Q5。第一光耦U1的第一输出端连接第五三极管Q5的基极，第五三极管Q5的发射极接地。第五三极管Q5的集电极与第一继电器RX1的线圈串联。第二开关电路的输入端INA为高电平时，第五三极管Q5导通，则第二开关电路的输出端INA2为低电平，当第二开关电路的输入端INA为低电平时，第五三极管Q5截止，则第二开关电路截止。

图4为本实用新型的实施例中的延时电路和输出电路的示意图。如图4所示，延时电路包括第一电容C1、第二电容C2和第三电阻R3。第一电容C1的第一端连接接地端，第一电容C1的第二端连接至第三电阻R3的第一端，第三电阻R3的第二端作为延时电路的输入端。第二电容C2的第一端连接电源电压，第二电容C2的第二端连接第三电阻R3的第一端。第三电阻R3的第一端作为延时电路的输出端。第一电容C1和第二电容C2均为电解电容，其极性的连接方向是相反的。利用第一电容C1和第二电容C2两个电容的充放电时间，可以对输入进行延时响应，这个延时可以通过调整第一电容C1、第二电容C2和第三电阻R3这三个元件的参数进行调节。这样就可以获得一定的时间来使后面受控的强电部分做好准备。

进一步的，在延时电路的输出端还连接有输出电路。输出电路包括分压电路、第一比较器U3A和第二比较器U3B。分压的电路包括第四电阻R4、第五电阻R5和第六电阻R6串联而成的串联电路。串联电路的第一端连接电源电压，串联电路的第二端连接接地端。延时电路的输出端连接至第一比较器U3A的正相输入端和第二比较器U3B的反相输入端。第一比较器U3A的反相输入端连接至第四电阻R4和第五电阻R5的公共端，第二比较器U3B的正相输入端连接至第五电阻R5和第六电阻R6的公共端。第一比较器U3A的输出端和第二比较器U3B的输出端分别输出两个输出信号。

输出电路可以使用型号为LM393的芯片连接而成。型号为LM393的芯片本身内部是有两个比较器的，可以根据芯片手册来连接电路。

输出电路将延迟过的信号输出，可以再作为下一级电路的输入，例如可以接到一些控制强电的控制电路上面，比如一些大功率的继电器，这样就达到了延迟控制的目的。

输出电路还包括NPN型的第一三极管Q1和NPN型的第二三极管Q2。第一三极管Q1的发射极和第二三极管Q2的发射极均连接接地端。第一比较器U3A的输出端连接至第一三极管Q1的基极。第二比较器U3B的输出端连接至第二三极管Q2的基极。第一三极管Q1的集电极和第二三极管Q2的集电极分别输出两路输出信号。

以上描述是对本实用新型的解释，不是对实用新型的限定，本实用新型所限定的范围参见权利要求，在不违背本实用新型的基本结构的情况下，本实用新型可以作任何形式的修改。

Claims (9)

1.一种输入信号延时互锁电路，其特征在于：包括互锁电路、开关电路和延时电路；所述互锁电路包括第一光耦(U1)、第二光耦(U2)、第一继电器(RX1)和第二继电器(RX2)；两个输入信号分别输入所述第一光耦(U1)的输入端和所述第二光耦(U2)的输入端；所述第一光耦(U1)的第一输出端与第二继电器(RX2)的常闭触点串联；所述第一光耦(U1)的第二输出端通过第一开关电路连接至所述第一继电器(RX1)的线圈；所述第二光耦(U2)的第一输出端通过第二开关电路连接至第二继电器(RX2)的线圈；所述第二光耦(U2)的第二输出端与第一继电器(RX1)的常闭触点串联；所述第一光耦(U1)的第二输出端和所述第二光耦(U2)的第一输出端均连接至所述延时电路的输入端。

2.根据权利要求1所述的输入信号延时互锁电路，其特征在于：第一光耦(U1)的第二输出端通过第八电阻(R8)连接至接地端；第二光耦(U2)的第一输出端通过第十电阻(R10)连接至电源电压。

3.根据权利要求1所述的输入信号延时互锁电路，其特征在于：第一开关电路的输入端输入低电平时导通，输入高电平时截止；第二开关电路输入高电平时导通，输入低电平时截止。

4.根据权利要求3所述的输入信号延时互锁电路，其特征在于：第一开关电路包括NPN型的第三三极管(Q3)和PNP型的第四三极管(Q4)；第二光耦(U2)的第一输出端通过第十六电阻(R16)连接至第四三极管(Q4)的基极；第四三极管(Q4)的发射极连接电源电压；第四三极管(Q4)的集电极通过第十三电阻(R13)连接至第三三极管(Q3)的基极；第三三极管(Q3)的发射极通过第十四电阻(R14)连接至第三三极管(Q3)的基极；第三三极管(Q3)的集电极与第二继电器(RX2)的线圈串联。

5.据权利要求3所述的输入信号延时互锁电路，其特征在于：第二开关电路包括NPN型的第五三极管(Q5)；第一光耦(U1)的第一输出端连接第五三极管(Q5)的基极，第五三极管(Q5)的发射极接地；第五三极管(Q5) 的集电极与第一继电器(RX1)的线圈串联。

6.根据权利要求1所述的输入信号延时互锁电路，其特征在于：所述延时电路包括第一电容(C1)、第二电容(C2)和第三电阻(R3)；所述第一电容(C1)的第一端连接接地端，所述第一电容(C1)的第二端连接至第三电阻(R3)的第一端，第三电阻(R3)的第二端作为延时电路的输入端；所述第二电容(C2)的第一端连接电源电压，所述第二电容(C2)的第二端连接第三电阻(R3)的第一端；所述第三电阻(R3)的第一端作为所述延时电路的输出端。

7.根据权利要求1所述的输入信号延时互锁电路，其特征在于：在所述延时电路的输出端还连接有输出电路；所述输出电路包括分压电路、第一比较器(U3A)和第二比较器(U3B)；所述分压电路包括第四电阻(R4)、第五电阻(R5)和第六电阻(R6)串联而成的串联电路；所述串联电路的第一端连接电源电压，所述串联电路的第二端连接接地端；所述延时电路的输出端连接至第一比较器(U3A)的正相输入端和第二比较器(U3B)的反相输入端；第一比较器(U3A)的反相输入端连接至第四电阻(R4)和第五电阻(R5)的公共端，第二比较器(U3B)的正相输入端连接至第五电阻(R5)和第六电阻(R6)的公共端；第一比较器(U3A)的输出端和第二比较器(U3B)的输出端分别输出两路输出信号。

8.根据权利要求7所述的输入信号延时互锁电路，其特征在于：所述输出电路使用型号为LM393的芯片连接而成。

9.根据权利要求7所述的输入信号延时互锁电路，其特征在于：所述输出电路还包括NPN型的第一三极管(Q1)和NPN型的第二三极管(Q2)；第一三极管(Q1)的发射极和第二三极管(Q2)的发射极均连接接地端；第一比较器(U3A)的输出端连接至第一三极管(Q1)的基极；第二比较器(U3B)的输出端连接至第二三极管(Q2)的基极；第一三极管(Q1)的集电极和第二三极管(Q2)的集电极分别输出两路输出信号。

Images