CN215990715U - Ka频段GaN MMIC功率放大器电路及放大器 - Google Patents

Abstract

本实用新型适用于提供了Ka频段GaN MMIC功率放大器电路及放大器。该电路包括：级联连接的多个放大模块，第一放大模块中包括第一放大单元，其他放大模块中包括匹配网络单元和放大单元；匹配网络单元中微带线ML1的一端连接前级放大单元的输出端，另一端分别连接微带线ML2的一端和电容C1的一端，微带线ML2的另一端连接当前放大单元的输入端，电容C1的另一端接地。功率放大器电路采用简单紧凑的匹配网络单元并采用微带线替代电感，整个芯片中不含电感元件，避免了带电感器件芯片面积大的问题，在保证其他性能指标得到满足的同时，大大降低了芯片面积，进而提升了功率密度。

Description

Ka频段GaN MMIC功率放大器电路及放大器

技术领域

本实用新型属于单片微波集成电路(Monolithic Microwave IntegratedCircuit，MMIC)放大器技术领域，尤其涉及一种Ka频段GaN MMIC功率放大器电路及放大器。

背景技术

由于世界各地对卫星通信的需求量不断攀升，使得卫星通信所使用的频率由C频段逐步向Ku频段再到Ka频段扩展，这就要求卫星通信系统中需要增加更多的收发通信链路来覆盖不同的频段。功率放大器作为卫星通信系统中的重要组成部分，高功率密度、大输出功率、宽工作带宽、低研制成本和通信设备小型化成为功率放大器的研究趋势。GaN材料的MMIC功率放大器可以实现更大的输出功率、更宽的工作带宽、更高的工作效率和更强的抗辐射能力，因而在卫星通信领域具有十分广阔的应用前景。

作为射频器件的电感体积较大，并且在芯片匹配电路中为避免信号串扰，通常需要将电感与其他电路间隔放置，这就导致了带有电感的芯片具有尺寸较大的缺点。因此，要满足Ka波段GaN MMIC功率放大器密集微型化要求成为难点问题。

实用新型内容

有鉴于此，本实用新型实施例提供了一种Ka频段GaN MMIC功率放大器电路及放大器，以解决Ka波段GaN MMIC功率放大器密集微型化的要求的问题。

本实用新型实施例第一方面提供了一种Ka频段GaN MMIC功率放大器电路，包括：级联连接的多个放大模块，第一放大模块中包括第一放大单元，除所述第一放大模块之外的所有放大模块中均包括匹配网络单元和放大单元；

所述第一放大单元的输入端作为所述第一放大模块的输入端，用于输入射频信号；当前匹配网络单元的输入端连接前级放大单元的输出端，所述当前匹配网络单元的输出端连接当前放大单元的输入端，当前放大单元的输出端连接后级放大模块的匹配网络单元的输入端，最末放大模块中的最末放大单元的输出端作为所述最末放大模块的输出端，用于输出射频信号；

所述匹配网络单元包括：微带线ML1、微带线ML2和电容C1；所述微带线ML1的一端连接所述前级放大单元的输出端，另一端分别连接所述微带线ML2的一端和所述电容C1的一端，所述微带线ML2的另一端连接当前放大单元的输入端，所述电容C1的另一端接地。

在一实施例中，所述最末放大模块中还包括电抗式匹配单元；

所述电抗式匹配单元的输入端连接所述最末放大模块的最末放大单元的输出端，所述电抗式匹配单元的第一输出端作为所述最末放大模块的输出端。

在一实施例中，所述第一放大模块中还包括输入网络单元；

所述输入网络单元的第一输入端作为所述第一放大模块的输入端，所述输入网络单元的输出端连接所述第一放大单元的输入端。

在一实施例中，每个放大模块还包括栅极偏置单元和漏极偏置单元；

所述栅极偏置单元的输入端用于连接第一电源；所述栅极偏置单元的输出端分别连接当前放大单元的输入端和当前匹配网络单元/所述输入网络单元的输出端；

所述漏极偏置单元的输入端用于连接第二电源，所述漏极偏置单元的输出端连接所述当前放大单元的输出端，或者，所述漏极偏置单元的输出端连接所述最末放大模块的电抗式匹配单元的第二输出端；

所述第一电源和所述第二电源不同。

在一实施例中，每个放大模块的放大单元包括：晶体管；

所述晶体管的栅极作为当前放大单元的输入端，所述晶体管的漏极作为所述当前放大单元的输出端，所述晶体管的源极接地。

在一实施例中，所述最末放大模块中至少包括四个晶体管，所述电抗式匹配单元包括：电容C3、电容C4、电容C5、电容C6、微带线ML5、微带线ML6、微带线ML7、微带线ML8、微带线ML9、微带线ML10、微带线ML11、微带线ML12和微带线ML13；

所述电容C3的一端分别连接所述最末放大模块中第一晶体管的漏极和所述微带线ML5的一端，所述电容C3的另一端接地；

所述电容C4的一端分别连接所述最末放大模块中第二晶体管的漏极和所述微带线ML6的一端，所述电容C4的另一端接地；

所述电容C5的一端分别连接所述最末放大模块中第三晶体管的漏极和所述微带线ML7的一端，所述电容C5的另一端接地；

所述电容C6的一端分别连接所述最末放大模块中第四晶体管的漏极和所述微带线ML8的一端，所述电容C6的另一端接地；

所述微带线ML5的另一端和所述微带线ML6的另一端连接后连接所述微带线ML9的一端，所述微带线ML7的另一端和所述微带线ML8的另一端连接后连接所述微带线ML10的一端，所述微带线ML9的另一端连接所述微带线ML11的一端，所述微带线ML11的另一端分别连接所述微带线ML12的一端和所述微带线ML13的一端，所述微带线ML12的另一端连接所述微带线ML10的另一端，所述微带线ML13的另一端作为所述电抗式匹配单元的输出端。

在一实施例中，当级联的放大模块为三个时，第二放大模块中的放大单元与第三放大模块中的放大单元的栅宽比为2.5。

本实用新型实施例第二方面提供了一种功率放大器，包括上述任一实施例提供的Ka频段GaN MMIC功率放大器电路。

本实用新型实施例与现有技术相比存在的有益效果是：本实用新型实施例，通过采用多个级联连接的放大模块构成，功率放大器电路采用简单紧凑的匹配网络单元，并采用微带线替代电感，整个芯片中不含电感元件，避免了带电感器件芯片面积大的问题，在保证其他性能指标得到满足的同时，大大降低了芯片面积，进而提升了功率密度。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种Ka频段GaN MMIC功率放大器电路结构示意图；

图2是本实用新型实施例提供的匹配网络单元的结构示意图；

图3是本实用新型另一实施例提供的一种Ka频段GaN MMIC功率放大器电路的结构示意图；

图4是本实用新型实施例提供的一种Ka频段GaN MMIC功率放大器电路的电路示意图；

图5是本实用新型实施例提供的电抗式匹配单元的电路结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本实用新型实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本实用新型的描述。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。

实施例一

如图1所示，本实施例提供一种Ka频段GaN MMIC功率放大器电路，可以包括：级联连接的多个放大模块，第一放大模块10中包括第一放大单元101，除所述第一放大模块10之外的所有放大模块中均包括匹配网络单元和放大单元；如图1中，可以还包括第二放大模块20、当前放大模块M……最末放大模块N，其中N大于等于3，M小于N。第二放大模块20中包括第二匹配网络单元202和第二放大单元201。当前放大模块M中包括当前匹配网络单元M2和当前放大单元M1。

所述第一放大单元101的输入端作为所述第一放大模块10的输入端，用于输入射频信号；当前匹配网络单元M2的输入端连接前级放大单元的输出端，如图1中，前级放大单元为第二放大单元时，则当前匹配网络单元M2的输入端连接第二放大单元201的输出端，所述当前匹配网络单元M2的输出端连接当前放大单元M1的输入端，当前放大单元M1的输出端连接后级放大模块的匹配网络单元的输入端，最末放大模块N中的放大单元N1的输出端作为所述最末放大模块N的输出端，用于输出射频信号；

如图2所示，所述匹配网络单元包括：微带线ML1、微带线ML2和电容C1；所述微带线ML1的一端连接所述前级放大单元的输出端，另一端分别连接所述微带线ML2的一端和所述电容C1的一端，所述微带线ML2的另一端连接当前放大单元M的输入端，所述电容C1的另一端接地。

匹配网络单元中采用简单紧凑的T型结构设置，并采用微带线替代电感，由于高阻抗微带线呈现电感特性，因此匹配网络中可以采用微带线替换电感，使得整个匹配网络单元中不包含电感元件，避免了带电感器件的芯片面积大的缺陷，在保证其他性能指标得到满足的同时，大大降低了芯片面积，进而提升了功率密度。另外，电容C1可以为MIM电容，采用金属-绝缘体-金属(MIM)电容器代替理想电容。

可选的，如图3所示，最末放大模块N中还包括电抗式匹配单元N3；

所述电抗式匹配单元N3的输入端连接所述最末放大模块N的放大单元(即最末放大单元N1)的输出端，所述电抗式匹配单元N3的第一输出端作为所述最末放大模块N的输出端。电抗式匹配单元N3用于实现最末放大单元N1的功率合成，使得最终输出一路功率，通过射频输出端输出。

可选的，如图3所示，所述第一放大模块10中还包括输入网络单元102；

所述输入网络单元102的第一输入端作为所述第一放大模块10的输入端，用于输入射频信号，所述输入网络单元102的输出端连接所述第一放大单元101的输入端。输入网络单元102可以起到网络匹配作用。当第一放大模块10中有两个放大单元101时，即有两个晶体管时，则两个输入网络单元102之间进行功率协调，从而起到分配功率和匹配的作用。

可选的，每个放大模块还可以包括栅极偏置单元和漏极偏置单元；如图3所示，第一放大模块10中包括第一栅极偏置单元103和第一漏极偏置单元104，第二放大模块20中包括第二栅极偏置单元203和第二漏极偏置单元204，当前放大模块M中包括当前栅极偏置单元M3和当前漏极偏置单元M4，最末放大模块N中包括最末栅极偏置单元N4和最末漏极偏置单元N5。

如图3中，各个栅极偏置单元的输入端用于连接第一电源；所述栅极偏置单元的输出端分别连接当前放大单元的输入端和当前匹配网络单元/所述输入网络单元的输出端。第一放大模块10中包括输入网络单元102，则第一放大模块10中包括的第一栅极偏置单元103的输出端分别连接输入网络单元102的输出端和第一放大单元101的输入端，除第一放大模块10之外的其他放大模块中不包括输入网络单元，但是包括匹配网络单元，因此其他放大模块中的栅极偏置单元的输出端分别连接匹配网络单元的输出端和当前放大单元的输入端。

所述漏极偏置单元的输入端用于连接第二电源，所述漏极偏置单元的输出端连接所述当前放大单元的输出端，或者，所述漏极偏置单元的输出端连接所述最末放大模块的电抗式匹配单元的第二输出端。

需要说明的是，第一电源和第二电源不同，第一电源为提供负电压的电源，可以采用Vg表示，第二电源为提供正电压的电源，可以采用Vd表示。例如，第一电源可以为-20V电源，第二电源可以为20V的电源。

如图3所示，第一放大模块10的第一漏极偏置单元104的输出端连接第一放大单元101的输出端，以通过第一漏极偏置单元104为第一放大单元101中有源器件的漏极供电。同理，第二放大模块20的第二漏极偏置单元204的输出端连接第二放大单元201的输出端，以通过第二漏极偏置单元204为第二放大单元201中有源器件的漏极供电。最末放大模块N中由于包括电抗式匹配单元N3，因此最末放大模块N中最末漏极偏置单元N5的输出端连接电抗式匹配单元N3的第二输出端。

下面我们将每个模块对应的电路连接进行详细描述。

如图4所示，我们以三级级联放大模块为例进行描述，即第一放大模块10、第二放大模块20和第三放大模块30级联连接，其中各级放大模块中放大单元为2：4：8，即第一放大模块10中包括两个第一放大单元101，第二放大模块20中包括四个第二放大单元201，第三放大模块30中包括八个第三放大单元301。每个放大单元的输入端对应连接一个匹配网络单元，第三放大模块30的第三放大单元301后连接电抗式匹配单元303。

每个放大模块的放大单元中均包括：晶体管；晶体管可以为高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)。

所述晶体管的栅极作为当前放大单元的输入端，所述晶体管的漏极作为当前放大单元的输出端，所述晶体管的源极接地。

如图4所示，所述输入网络单元102的具体电路结构可以为两个微带线串联，一端作为输入网络单元102的输入端，另一端作为输入网络单元102的输出端，输出端还可以再连接一个接地电容，也可以为其他的电路结构，在本实施例中不对此进行限定。

可选的，各个栅极偏置单元的结构相同，各个漏极偏置单元的结构也相同，，栅极偏置单元和漏极偏置单元的电路结构也可以相同，如图3所示，栅极偏置单元和漏极偏置单元的电路结构，也可以为其他的电路结构，在本实施例中不对此进行限定。

可选的，如图4所示，在前级放大模块与当前放大模块之间还可以包括：级间网络单元，用于使前级放大模块中的一个放大单元通过所述当前放大模块中的匹配网络单元对应连接两个当前放大单元，从而对输入的射频信号进行放大。在本实施例中不限定级间网络单元的具体电路结构，可以如图4所示的电容C2、微带线ML3和微带线ML4构成，也可以采用其他的电路结构。

参见图4中，射频输入端分别连接两个输入网络单元，在射频输入端和输入网络单元之间连接一个滤波电容C11。其中两个输入网络单元的结构完全一致，我们仅描述其中一个输入网络单元。滤波电容C11的一端连接射频输入端，另一端连接输入网络单元的输入端，输入网络单元的输出端分别连接晶体管HEMT1的栅极和第一栅极偏置单元103的输出端。

晶体管HEMT1的源极接地，漏极分别连接级间网络单元的输入端和第一漏极偏置单元，并通过第一漏极偏置单元连接第二电源，第二电源可以为直流电源。

级间网络单元的输出端有两个，分别连接对应的第二匹配网络单元，这两个第二匹配网络单元设置在第二放大模块20中。如图4中，微带线ML3的另一端连接微带线ML1的一端，微带线ML1的另一端分别连接所述微带线ML2的一端、所述电容C1的一端和第二栅极偏置单元，所述微带线ML2的另一端分别连接晶体管HEMT2的栅极和第二栅极偏置单元203，所述电容C1的另一端接地。

微带线ML4的另一端通过另一第二匹配网络单元连接另一晶体管HEMT2不再详细描述，具体参见图4。

晶体管HEMT2的源极接地，漏极连接第二漏极偏置单元204的输出端和第三放大模块的级间网络单元。参见图4，第二放大单元共有4个，每个通过级间网络单元和第三匹配网络单元连接2个第三放大单元，第三放大单元则共有8个。8个晶体管HEMT3的具体连接关系参见图4。

在最末放大模块中最少包括4个晶体管，图4和图5中包括8个晶体管。在8个晶体管后连接电抗式匹配单元，由于现有技术中在芯片匹配电路中的并联电感会引起一部分信号到地，导致损耗较高的缺点。因此本实施例中通过采用电抗式匹配单元解决损耗较高的缺点。

如图4和图5所示，所述电抗式匹配单元303包括：电容C3、电容C4、电容C5、电容C6、微带线ML5、微带线ML6、微带线ML7、微带线ML8、微带线ML9、微带线ML10、微带线ML11、微带线ML12和微带线ML13；

所述电容C3的一端分别连接所述最末放大模块中第一晶体管的漏极和所述微带线ML5的一端，所述电容C3的另一端接地；

所述电容C4的一端分别连接所述最末放大模块中第二晶体管的漏极和所述微带线ML6的一端，所述电容C4的另一端接地；

所述电容C5的一端分别连接所述最末放大模块中第三晶体管的漏极和所述微带线ML7的一端，所述电容C5的另一端接地；

所述电容C6的一端分别连接所述最末放大模块中第四晶体管的漏极和所述微带线ML8的一端，所述电容C6的另一端接地；

所述微带线ML5的另一端和所述微带线ML6的另一端连接后连接所述微带线ML9的一端，所述微带线ML7的另一端和所述微带线ML8的另一端连接后连接所述微带线ML10的一端，所述微带线ML9的另一端连接所述微带线ML11的一端，所述微带线ML11的另一端分别连接所述微带线ML12的一端和所述微带线ML13的一端，所述微带线ML12的另一端连接所述微带线ML10的另一端，所述微带线ML13的另一端作为所述电抗式匹配单元的输出端。

图4和图5中，8个晶体管HEMT3连接两个电抗式匹配单元303，图4和图5中，微带线ML13和微带线ML14再合并到一起，即微带线ML13的另一端串联微带线ML15和微带线ML16后连接微带线ML14的另一端，微带线ML15和微带线ML16之间作为射频输出端。再射频输出端与微带线ML15和微带线ML16之间还连接一滤波电容。

图5中，电抗式匹配单元303中分为三级，第一级51由第三放大单元30中8个HEMT3的漏极经微带线引出，每条微带线支路经电容接地，再两两合成后引出4个输出端，第二级52将第一级51的4个输出端再次通过微带线两两组合引出2个输出端，第三级53完成最终合成连接至射频输出端，并在垂直于射频传输方向连接第三漏极偏置电路305。所述电抗式匹配单元303中不含有并联电感，避免了并联电感带来的到地损耗，进而提高效率。此外，电抗式匹配单元呈簇丛型，将阻抗先匹配至中间阻抗，再最终匹配至系统阻抗，兼具功率合成和阻抗匹配的作用，并将第三漏极偏置单元305接入合成网络，使得结构灵活紧凑。

可选的，当级联的放大模块为三个时，第二放大模块中的放大单元与第三放大模块中的放大单元的栅宽比为2.5，促进功放电路的效率特性得到最佳发挥。需要说明的是，第二放大模块中的放大单元与第三放大模块中的放大单元的栅宽比还可以为其他的值。

需要说明的是，本实施例中的匹配网络单元和电抗式匹配单元可用于多种材料的MMIC，如GaN、GaAs等等。

上述Ka频段GaN MMIC功率放大器电路，采用多个级联连接的放大模块构成，功率放大器电路采用简单紧凑的匹配网络单元，并采用微带线替代电感，整个芯片中不含电感元件，避免了带电感器件芯片面积大的问题，在保证其他性能指标得到满足的同时，大大降低了芯片面积，进而提升了功率密度。最末放大模块中采用高效电抗式匹配单元，该匹配拓扑中不含有并联电感，避免了并联电感带来的到地损耗，进而提高效率。此外，电抗式匹配单元呈簇丛型，集功率合成和阻抗匹配于一体，并将第三漏极偏置单元接入匹配网络，具有灵活紧凑的优势。Ka频段GaN MMIC功率放大器驱动比为2.5，该驱动比下，第二放大模块的输出功率推动第三放大单元中的晶体管HEMT3达到饱和状态又不至过饱和，促进功放电路的效率特性得到最佳发挥。

本实施例还提供一种功率放大器，包括上述任一实施例提供的Ka频段GaN MMIC功率放大器电路，且具有上述任一实施例提供的Ka频段GaN MMIC功率放大器电路带来的有益效果。

以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种Ka频段GaN MMIC功率放大器电路，其特征在于，包括：级联连接的多个放大模块，第一放大模块中包括第一放大单元，除所述第一放大模块之外的所有放大模块中均包括匹配网络单元和放大单元；

所述第一放大单元的输入端作为所述第一放大模块的输入端，用于输入射频信号；当前匹配网络单元的输入端连接前级放大单元的输出端，所述当前匹配网络单元的输出端连接当前放大单元的输入端，当前放大单元的输出端连接后级放大模块的匹配网络单元的输入端，最末放大模块中的最末放大单元的输出端作为所述最末放大模块的输出端，用于输出射频信号；

所述匹配网络单元包括：微带线ML1、微带线ML2和电容C1；所述微带线ML1的一端连接所述前级放大单元的输出端，另一端分别连接所述微带线ML2的一端和所述电容C1的一端，所述微带线ML2的另一端连接当前放大单元的输入端，所述电容C1的另一端接地。

2.如权利要求1所述的Ka频段GaN MMIC功率放大器电路，其特征在于，所述最末放大模块中还包括电抗式匹配单元；

所述电抗式匹配单元的输入端连接所述最末放大模块的最末放大单元的输出端，所述电抗式匹配单元的第一输出端作为所述最末放大模块的输出端。

3.如权利要求2所述的Ka频段GaN MMIC功率放大器电路，其特征在于，所述第一放大模块中还包括输入网络单元；

所述输入网络单元的第一输入端作为所述第一放大模块的输入端，所述输入网络单元的输出端连接所述第一放大单元的输入端。

4.如权利要求3所述的Ka频段GaN MMIC功率放大器电路，其特征在于，每个放大模块还包括栅极偏置单元和漏极偏置单元；

所述栅极偏置单元的输入端用于连接第一电源；所述栅极偏置单元的输出端分别连接当前放大单元的输入端和当前匹配网络单元/所述输入网络单元的输出端；

所述漏极偏置单元的输入端用于连接第二电源，所述漏极偏置单元的输出端连接所述当前放大单元的输出端，或者，所述漏极偏置单元的输出端连接所述最末放大模块的电抗式匹配单元的第二输出端；

所述第一电源和所述第二电源不同。

5.如权利要求1所述的Ka频段GaN MMIC功率放大器电路，其特征在于，每个放大模块的放大单元包括：晶体管；

所述晶体管的栅极作为当前放大单元的输入端，所述晶体管的漏极作为所述当前放大单元的输出端，所述晶体管的源极接地。

6.如权利要求2所述的Ka频段GaN MMIC功率放大器电路，其特征在于，所述最末放大模块中至少包括四个晶体管，所述电抗式匹配单元包括：电容C3、电容C4、电容C5、电容C6、微带线ML5、微带线ML6、微带线ML7、微带线ML8、微带线ML9、微带线ML10、微带线ML11、微带线ML12和微带线ML13；

所述电容C3的一端分别连接所述最末放大模块中第一晶体管的漏极和所述微带线ML5的一端，所述电容C3的另一端接地；

所述电容C4的一端分别连接所述最末放大模块中第二晶体管的漏极和所述微带线ML6的一端，所述电容C4的另一端接地；

所述电容C5的一端分别连接所述最末放大模块中第三晶体管的漏极和所述微带线ML7的一端，所述电容C5的另一端接地；

所述电容C6的一端分别连接所述最末放大模块中第四晶体管的漏极和所述微带线ML8的一端，所述电容C6的另一端接地；

所述微带线ML5的另一端和所述微带线ML6的另一端连接后连接所述微带线ML9的一端，所述微带线ML7的另一端和所述微带线ML8的另一端连接后连接所述微带线ML10的一端，所述微带线ML9的另一端连接所述微带线ML11的一端，所述微带线ML11的另一端分别连接所述微带线ML12的一端和所述微带线ML13的一端，所述微带线ML12的另一端连接所述微带线ML10的另一端，所述微带线ML13的另一端作为所述电抗式匹配单元的输出端。

7.如权利要求1-6中任一项所述的Ka频段GaN MMIC功率放大器电路，其特征在于，当级联的放大模块为三个时，第二放大模块中的放大单元与第三放大模块中的放大单元的栅宽比为2.5。

8.一种功率放大器，其特征在于，包括上述权利要求1-7中任一项所述的Ka频段GaNMMIC功率放大器电路。

Images