CN215646169U - 电源钳位电路和芯片 - Google Patents

Abstract

本实用新型公开一种电源钳位电路和芯片，电源钳位电路包括：延时单元、泄放管、驱动单元以及反馈支路；所述延时单元电连接于电源与地之间；泄放管用于泄放静电；所述泄放管的第一端与所述电源电连接，所述泄放管的第二端接地；所述驱动单元的输入端与所述延时单元的公共端电连接，所述驱动单元的输出端与所述泄放管的控制端电连接；所述反馈支路与所述驱动单元并联，用于根据所述驱动单元的输出端电压产生正反馈电压输送至所述驱动单元的输入端，以控制所述泄放管在静电泄放完毕之前导通。本实用新型的主要目的是提出一种适应不同电源上电时间要求，应用范围宽且节约成本的电源钳位电路和芯片。

Description

电源钳位电路和芯片

技术领域

本实用新型涉及电源钳位技术领域，特别涉及一种电源钳位电路和芯片。

背景技术

目前电源钳位(英文名称为Power clamp)控制电路都采用简单RC延时单元和反相器结构。该结构不能适应不同电源上电时间要求，应用范围窄。R(电阻)和C(电容)的值不宜设置过小，R、C的值设置太小会降低ESD(即Electro-Static discharge，译为静电保护)的保护效果。所以R和C的值一般较大，因此占用较大的面积，成本高。

实用新型内容

本实用新型的主要目的是提出一种适应不同电源上电时间要求，应用范围宽且节约成本的电源钳位电路和芯片。

为实现上述目的，本实用新型提出一种电源钳位电路，其包括：

延时单元，所述延时单元电连接于电源与地之间；

泄放管，用于泄放静电；所述泄放管的第一端与所述电源电连接，所述泄放管的第二端接地；

驱动单元，所述驱动单元的输入端与所述延时单元的公共端电连接，所述驱动单元的输出端与所述泄放管的控制端电连接；以及

反馈支路，所述反馈支路与所述驱动单元并联，用于根据所述驱动单元的输出端电压产生正反馈电压输送至所述驱动单元的输入端，以控制所述泄放管在静电泄放完毕之前导通。

在一些实施例中，所述反馈支路包括第一反相器和下拉电平器件，所述第一反相器的输入端与所述驱动单元的输出端电连接，所述第一反相器的输出端与所述驱动单元的输入端电连接；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

在一些实施例中，所述反馈支路包括第一三端开关器件和下拉电平器件，所述第一三端开关器件的控制端与所述驱动单元的输出端电连接，所述第一三端开关器件的第一端与所述驱动单元的输入端电连接，所述第一三端开关器件的第二端接地；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

在一些实施例中，所述反馈支路包括第一反相器、第二反相器、下拉电平器件以及第一三端开关器件；所述一反相器和所述第二反相器串联，且第一反相器的输入端与所述驱动单元的输出端电连接，所述第二反相器的输出端与所述第一三端开关器件的控制端连接，所述第一三端开关器件的第一端与所述驱动单元的输入端电连接，所述第一三端开关器件的第二端接地；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

在一些实施例中，所述下拉电平器件包括下拉电阻或NMOS管；

当下拉电平器件选用下拉电阻时，所述下拉电阻的第一端与所述驱动单元的输出端连接，所述下拉电阻的第二端接地；

当下拉电平器件选用NMOS管时，所述下拉电平器件的栅极和漏极分别与所述驱动单元的输出端连接，所述下拉电平器件的源极接地。

在一些实施例中，所述延时单元包括串联的第一电阻和第一电容，所述第一电阻的第一端与所述电源电连接，所述第一电容的第一端接地，所述第一电阻的第二端和所述第一电容的第二端电连接形成所述公共端。

在一些实施例中，所述第一电阻的阻值范围为30～100kΩ，第一电容的电容范围为0.2～1.0pF。

在一些实施例中，所述泄放管选用NMOS管或者NPN管；

所述泄放管选用NMOS管时，所述泄放管的第一端为漏极、第二端为源极，控制端为栅极；

所述泄放管选用NPN管时，所述泄放管的第一端为集电极、第二端为发射极，控制端为基极。

在一些实施例中，所述第一三端开关器件选用NMOS管或者NPN管；

所述第一三端开关器件选用NMOS管时，所述第一三端开关器件的第一端为漏极、第二端为源极，控制端为栅极；

所述第一三端开关器件选用NPN管时，所述第一三端开关器件的第一端为集电极、第二端为发射极，控制端为基极。

本申请还提出一种芯片，包括所述的电源钳位电路。

本实用新型的技术方案通过在驱动单元上并联反馈支路，整个反馈支路形成正反馈电压，使得静电来临时驱动单元能够保持输出高电平驱动泄放管导通，直至静电泄放完毕。因此本实施例能够适应不同电源上电时间要求，应用范围宽。另外，由于设置反馈支路使得静电泄放完毕，本实施例无需使用超大时间常数的电容和电阻保证将电路中产生的静电完全泄放。因此本实施例中延迟单元中的电阻和电容的数值相比传统的电源钳位电路中的延迟单元中的电阻和电容偏小，从而减小延迟单元的时间常数，减小延迟单元中的电阻和电容的面积，降低成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为现有电源钳位电路一实施例的电路原理图；

图2为本实用新型电源钳位电路一实施例的电路原理图；

图3为本实用新型电源钳位电路另一实施例的电路原理图；

图4为本实用新型电源钳位电路又一实施例的电路原理图；

图5为本实用新型电源钳位电路又一实施例的电路原理图；

图6为本实用新型电源钳位电路又一实施例的电路原理图；

图7为本实用新型电源钳位电路又一实施例的电路原理图；

图8为本实用新型电源钳位电路再一实施例的电路原理图；

图9表示传统电源钳位电路与本申请关于电流泄放速度的实验数据对比图；

图10表示传统电源钳位电路产生漏电流的实验数据图；

图11表示本实用新型电源钳位电路产生漏电流的实验数据图；

附图标记：

10-延时单元；20-泄放管；30-驱动单元；40-反馈支路；41-第一反相器；42-第一三端开关器件；43-第二反相器；100-电源钳位电路；44-下拉电平器件。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请参照图1，现有的电源钳位电路包括电阻R和电容C组成的延迟单元、反相器INV以及泄放管MN。值得一提的是，RC组成的延迟单元的时间常数决定了静电泄放时间，时间常数越大泄放时间越长，越能够保证将电路中产生的静电完全泄放。

当静电来临时，由于R、C组成的延迟单元的时间常数较大，反相器INV的输入端不会不能快速跟随电源电压上升，因此反相器INV的输入端为低电平，反相器INV的输出端为高电平，致使泄放管MN被打开，静电电流通过泄放管MN进行泄放，同时静电电压被限制在一个合理范围，保证内部电路不被烧坏。泄放管MN的栅极电压在R、C组成的延迟单元的时间常数之内保持高电压状态，保证静电被完全泄放，在RC时间常数后泄放管MN就会被关闭。

上述现有的电源钳位电路无法满足不同电源上电时间要求，应用范围窄。并且由于现有的电源钳位电路R和C一般较大，因此占用较大的面积，成本高。对于某些快速上电应用中，由于RC大，可能会出现静电保护泄放管MN1短时间误开启，上电时产生较大的漏电流，影响其它电路中模块正常工作。

鉴于此，本申请提出一种电源钳位电路和芯片，旨在适应不同电源上电时间要求，应用范围宽且节约成本。

请参照图2，本实用新型提出一种电源钳位电路100，包括延时单元10、泄放管20、驱动单元30以及反馈支路40。

延时单元10，所述延时单元10电连接于电源与地之间；延时单元10用于实现延迟预设时间以实现对静电电流的释放。延时单元10可采用由第一电阻R1和第一电容C1串联组成的RC延时单元10。所述第一电阻R1的第一端与所述电源电连接，所述第一电容C1的第一端接地，所述第一电阻R1的第二端和所述第一电容C1的第二端电连接形成公共端。

泄放管20，用于泄放静电；所述泄放管20的第一端与所述电源电连接，所述泄放管20的第二端接地。在一些实施例中，所述泄放管20选用NMOS管或者NPN管；所述泄放管20选用NMOS管时，所述泄放管20的第一端为漏极、第二端为源极，控制端为栅极；所述泄放管20选用NPN管时，所述泄放管20的第一端为集电极、第二端为发射极，控制端为基极。

驱动单元30，所述驱动单元30的输入端与所述延时单元10的公共端电连接，所述驱动单元30的输出端与所述泄放管20的控制端电连接；驱动单元30用于产生用于控制泄放管20通断的开启或关闭电压。具体地，驱动单元30可以是反相器。反相器的输入端与延时单元10的公共端电连接，反相器的输出端与泄放管20的控制端电连接。

反馈支路40，所述反馈支路40与所述驱动单元30并联，用于根据所述驱动单元30的输出端电压产生正反馈电压输送至所述驱动单元30的输入端，，以控制所述泄放管20在静电泄放完毕之前导通。

本实施例中当静电产生时，由于设置延时单元10，延时单元10的第一电阻R1和第一电容C1的延时作用生效。驱动单元30的输入端电压不会马上跟随电压升高。此时驱动单元30的输出端输出高电平控制泄放管20导通，泄放电流，反馈支路40正常工作形成正反馈环路，将驱动单元30的输入端钳制在低电平，驱动单元30的输出端保持高电平，致使泄放管20持续导通，直至静电泄放完毕。

可以理解的，现实中不同的应用场景中，对电源上电时间要求不同，总的来说上电时间可能在几十nS到几S之间，对于现有传统的电源钳位控制电路，很难满足要求。而本实施例中在驱动单元30上并联反馈支路40，整个反馈支路40形成正反馈电压，使得静电来临时驱动单元30能够保持输出高电平驱动泄放管20导通，直至静电泄放完毕。因此本实施例能够适应不同电源上电时间要求，应用范围宽。另外，由于设置反馈支路40使得静电泄放完毕，本实施例无需使用超大时间常数的电容和电阻保证将电路中产生的静电完全泄放。因此本实施例中延迟单元中的电阻和电容的数值相比传统的电源钳位电路中的延迟单元中的电阻和电容偏小，从而减小延迟单元的时间常数，减小延迟单元中的电阻和电容的面积，降低成本。

在一些实施例中，所述第一电阻R1的阻值范围为30～100kΩ，第一电容C1的电容范围为0.2～1.0pF。

正常上电过程中，由于延迟单元中的电阻和电容的数值相比传统的电源钳位电路较小，时间常数较小，驱动单元30的输入端跟踪输入电源电压为高，经过驱动单元30的输出后输出为低，此时泄放管20关闭。

具体地，本申请中的反馈支路40可通过多种实施方式实现，下面通过几个实施例加以说明。

请参照图3或图4，在一些实施例中，所述反馈支路40包括第一反相器41和下拉电平器件44，所述第一反相器41的输入端与所述驱动单元30的输出端电连接，所述第一反相器41的输出端与所述驱动单元30的输入端电连接；所述下拉电平器件44的第一端与所述驱动单元30的输出端连接，所述下拉电平器件44的第二端接地。

正常上电过程中，由于延迟单元中的电阻和电容的数值相比传统的电源钳位电路较小，时间常数较小，驱动单元30的输入端跟踪输入电源电压为高，经过驱动单元30的输出后输出为低，此时泄放管20关闭。驱动单元30的输出端的低电平经过第一反相器41后变为高电平，驱动单元30继续驱动泄放管20关闭。

下拉电平器件44的作用是正常上电时给反馈支路40设定初始工作电平，保证支路断开，泄放管20栅极电平为低电平，泄放管20关闭。所述下拉电平器件44包括下拉电阻R2或NMOS管；请参照图3，当下拉电平器件44选用下拉电阻R2时，所述下拉电阻R2的第一端与所述驱动单元30的输出端连接，所述下拉电阻R2的第二端接地；请参照图4，当下拉电平器件44选用NMOS管时，所述下拉电平器件44的栅极和漏极分别与所述驱动单元30的输出端连接，所述下拉电平器件44的源极接地。

当静电产生时，由于设置延时单元10，延时单元10的第一电阻R1和第一电容C1的延时作用生效。驱动单元30的输入端电压不会马上跟随电压升高。此时驱动单元30的输出端输出高电平控制泄放管20导通，泄放电流，同时驱动单元30的输出端的高电平经过第一反相器41后变为低电平，反馈支路40正常工作形成正反馈环路，将驱动单元30的输入端钳制在低电平，驱动单元30的输出端保持高电平，致使泄放管20持续导通，直至静电泄放完毕。

本实施例中在驱动单元30上并联第一反相器41，整个反馈支路40形成正反馈电压，使得静电来临时驱动单元30能够保持输出高电平驱动泄放管20导通，直至静电泄放完毕。因此本实施例能够适应不同电源上电时间要求，应用范围宽。另外，由于设置第一反相器41使得静电泄放完毕，本实施例无需使用超大时间常数的电容和电阻保证将电路中产生的静电完全泄放。因此本实施例中延迟单元中的电阻和电容的数值相比传统的电源钳位电路100中的延迟单元中的电阻和电容偏小，从而减小延迟单元的时间常数，减小延迟单元中的电阻和电容的面积，降低成本。

请参照图5或图6，在其他一些实施例中，所述反馈支路40包括第一三端开关器件42和下拉电平器件44。所述第一三端开关器件42的控制端与所述驱动单元30的输出端电连接，所述第一三端开关器件42的第一端与所述驱动单元30的输入端电连接，所述第一三端开关器件42的第二端接地；所述下拉电平器件44的第一端与所述驱动单元30的输出端连接，所述下拉电平器件44的第二端接地。

正常上电过程中，由于延迟单元中的电阻和电容的数值相比传统的电源钳位电路较小，时间常数较小，驱动单元30的输入端跟踪输入电源电压为高，经过驱动单元30的输出后输出为低，此时泄放管20关闭。驱动单元30的输出端的低电平输入第一三端开关器件42的控制端，第一三端开关器件42断开，驱动单元30继续驱动泄放管20关闭。

下拉电平器件44的作用是正常上电时给反馈支路40设定初始工作电平，保证支路断开，泄放管20栅极电平为低电平，泄放管20关闭。所述下拉电平器件44包括下拉电阻R2或NMOS管；请参照图5，当下拉电平器件44选用下拉电阻R2时，所述下拉电阻R2的第一端与所述驱动单元30的输出端连接，所述下拉电阻R2的第二端接地；请参照图6，当下拉电平器件44选用NMOS管时，所述下拉电平器件44的栅极和漏极分别与所述驱动单元30的输出端连接，所述下拉电平器件44的源极接地。

当静电产生时，由于设置延时单元10，延时单元10的第一电阻R1和第一电容C1的延时作用生效。驱动单元30的输入端电压不会马上跟随电压升高。此时驱动单元30的输出端输出高电平控制泄放管20导通，泄放电流，同时驱动单元30的输出端的高电平输入第一三端开关器件42的控制端，第一三端开关器件42导通，驱动单元30的输入端为低电平，反馈支路40正常工作形成正反馈环路，将驱动单元30的输入端钳制在低电平，驱动单元30的输出端保持高电平，致使泄放管20持续导通，直至静电泄放完毕。

本实施例中在驱动单元30上并联第一三端开关器件42，整个反馈支路40形成正反馈电压，使得静电来临时驱动单元30能够保持输出高电平驱动泄放管20导通，直至静电泄放完毕。因此本实施例能够适应不同电源上电时间要求，应用范围宽。另外，由于设置第一三端开关器件42使得静电泄放完毕，本实施例无需使用超大时间常数的电容和电阻保证将电路中产生的静电完全泄放。因此本实施例中延迟单元中的电阻和电容的数值相比传统的电源钳位电路中的延迟单元中的电阻和电容偏小，从而减小延迟单元的时间常数，减小延迟单元中的电阻和电容的面积，降低成本。

请参照图7或图8，在其他一些实施例中，所述反馈支路40包括由第一反相器41、第二反相器43、下拉电平器件44以及第一三端开关器件42组成的支路；所述一反相器和所述第二反相器43串联，且第一反相器41的输入端与所述驱动单元30的输出端电连接，所述第二反相器43的输出端与所述第一三端开关器件42的控制端连接，所述第一三端开关器件42的第一端与所述驱动单元30的输入端电连接，所述第一三端开关器件42的第二端接地；所述下拉电平器件44的第一端与所述驱动单元30的输出端连接，所述下拉电平器件44的第二端接地。

正常上电过程中，由于延迟单元中的电阻和电容的数值相比传统的电源钳位电路较小，时间常数较小，驱动单元30的输入端跟踪输入电源电压为高，经过驱动单元30的输出后输出为低，此时泄放管20关闭。驱动单元30的输出端的低电平经过串联的第一一反相器和第二反相器43保持低电平输入到第一三端开关器件42的控制端，第一三端开关器件42断开，驱动单元30继续驱动泄放管20关闭。

下拉电平器件44的作用是正常上电时给反馈支路40设定初始工作电平，保证支路断开，泄放管20栅极电平为低电平，泄放管20关闭。所述下拉电平器件44包括下拉电阻R2或NMOS管；请参照图7，当下拉电平器件44选用下拉电阻R2时，所述下拉电阻R2的第一端与所述驱动单元30的输出端连接，所述下拉电阻R2的第二端接地；请参照图8，当下拉电平器件44选用NMOS管时，所述下拉电平器件44的栅极和漏极分别与所述驱动单元30的输出端连接，所述下拉电平器件44的源极接地。

当静电产生时，由于设置延时单元10，延时单元10的第一电阻R1和第一电容C1的延时作用生效。驱动单元30的输入端电压不会马上跟随电压升高。此时驱动单元30的输出端输出高电平控制泄放管20导通，泄放电流，同时驱动单元30的输出端的高电平经过串联的第一一反相器和第二反相器43保持高电平输入到第一三端开关器件42的控制端，第一三端开关器件42导通，驱动单元30的输入端为低电平，反馈支路40正常工作形成正反馈环路，将驱动单元30的输入端钳制在低电平，驱动单元30的输出端保持高电平，致使泄放管20持续导通，直至静电泄放完毕。

本实施例中在驱动单元30上并联由第一反相器41、第二反相器43以及第一三端开关器件42组成的反馈支路40，整个反馈支路40形成正反馈电压，使得静电来临时驱动单元30能够保持输出高电平驱动泄放管20导通，直至静电泄放完毕。因此本实施例能够适应不同电源上电时间要求，应用范围宽。另外，由于设置第一三端开关器件42使得静电泄放完毕，本实施例无需使用超大时间常数的电容和电阻保证将电路中产生的静电完全泄放。因此本实施例中延迟单元中的电阻和电容的数值相比传统的电源钳位电路中的延迟单元中的电阻和电容偏小，从而减小延迟单元的时间常数，减小延迟单元中的电阻和电容的面积，降低成本。

需要说明的是，在反馈支路40中设置第一反相器41和第二反相器43串联，可以更好地将输入到第一三端开关器件42控制端的信号进行信号整形，增强信号驱动能力。

需要说明的是，所述第一三端开关器件42选用NMOS管或者NPN管；所述第一三端开关器件42选用NMOS管时，所述第一三端开关器件42的第一端为漏极、第二端为源极，控制端为栅极；所述第一三端开关器件42选用NPN管时，所述第一三端开关器件42的第一端为集电极、第二端为发射极，控制端为基极。

反馈支路40以第一反相器41、第二反相器43以及第一三端开关器件42组成的反馈支路40为例，下面对比图1中的传统电源钳位电路(下称原有电路)与本申请在电流泄放速度、漏电流方面的实验数据。

请参照图9，设置图1中的传统电源钳位电路和本申请电路的泄放管20尺寸相同，图9是仿真结果对比：本申请电路电源电压峰值约3V左右，泄放更快；原有电路效果并不好，峰值达到约9V，而且电荷泄放速度较慢。可见本申请相比图1中的传统电源钳位电路电流泄放速度更快，更有利于保护其它电路。

另外，请参照图10和图11，本实施例还对比了电源上升时间为0.5uS情况下，原有电路和本申请电路的漏电流，原有电路的漏电流最大值约300mA，本申请电路的漏电流相比起来低很多，约10uA左右。可见，本申请相比图1中的传统电源钳位电路漏电流更小，适用于快速上电要求的场合。

综上，从上面的分析看出，在相同的泄放管20尺寸下，本申请电路具有更快的电荷泄放速度、更好的保护性能和极低的漏电流。而原有电路的保护性能并不好，漏电流也较大，而且两种特性不能兼顾，优化其中一种特性，就会劣化另一种性能指标。并且本申请还能适应不同电源上电时间要求，应用范围宽、减小延迟单元中的电阻和电容的面积，降低成本。

本申请还提出一种芯片，包括电源钳位电路100。

所述电源钳位电路100具体结构参照上述实施例，由于本芯片采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的实用新型构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种电源钳位电路，其特征在于，包括：

延时单元，所述延时单元电连接于电源与地之间；

泄放管，用于泄放静电；所述泄放管的第一端与所述电源电连接，所述泄放管的第二端接地；

驱动单元，所述驱动单元的输入端与所述延时单元的公共端电连接，所述驱动单元的输出端与所述泄放管的控制端电连接；以及

反馈支路，所述反馈支路与所述驱动单元并联，用于根据所述驱动单元的输出端电压产生正反馈电压输送至所述驱动单元的输入端，以控制所述泄放管在静电泄放完毕之前导通。

2.如权利要求1所述的电源钳位电路，其特征在于，所述反馈支路包括第一反相器和下拉电平器件，所述第一反相器的输入端与所述驱动单元的输出端电连接，所述第一反相器的输出端与所述驱动单元的输入端电连接；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

3.如权利要求1所述的电源钳位电路，其特征在于，所述反馈支路包括第一三端开关器件和下拉电平器件，所述第一三端开关器件的控制端与所述驱动单元的输出端电连接，所述第一三端开关器件的第一端与所述驱动单元的输入端电连接，所述第一三端开关器件的第二端接地；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

4.如权利要求1所述的电源钳位电路，其特征在于，所述反馈支路包括第一反相器、第二反相器、下拉电平器件以及第一三端开关器件；所述一反相器和所述第二反相器串联，且第一反相器的输入端与所述驱动单元的输出端电连接，所述第二反相器的输出端与所述第一三端开关器件的控制端连接，所述第一三端开关器件的第一端与所述驱动单元的输入端电连接，所述第一三端开关器件的第二端接地；所述下拉电平器件的第一端与所述驱动单元的输出端连接，所述下拉电平器件的第二端接地。

5.如权利要求2至4中任一项所述的电源钳位电路，其特征在于，所述下拉电平器件包括下拉电阻或NMOS管；

当下拉电平器件选用下拉电阻时，所述下拉电阻的第一端与所述驱动单元的输出端连接，所述下拉电阻的第二端接地；

当下拉电平器件选用NMOS管时，所述下拉电平器件的栅极和漏极分别与所述驱动单元的输出端连接，所述下拉电平器件的源极接地。

6.如权利要求5所述的电源钳位电路，其特征在于，所述延时单元包括串联的第一电阻和第一电容，所述第一电阻的第一端与所述电源电连接，所述第一电容的第一端接地，所述第一电阻的第二端和所述第一电容的第二端电连接形成所述公共端。

7.如权利要求6所述的电源钳位电路，其特征在于，所述第一电阻的阻值范围为30～100kΩ，第一电容的电容范围为0.2～1.0pF。

8.如权利要求2至4中任一项所述的电源钳位电路，其特征在于，所述泄放管选用NMOS管或者NPN管；

所述泄放管选用NMOS管时，所述泄放管的第一端为漏极、第二端为源极，控制端为栅极；

所述泄放管选用NPN管时，所述泄放管的第一端为集电极、第二端为发射极，控制端为基极。

9.如权利要求3或4所述的电源钳位电路，其特征在于，所述第一三端开关器件选用NMOS管或者NPN管；

所述第一三端开关器件选用NMOS管时，所述第一三端开关器件的第一端为漏极、第二端为源极，控制端为栅极；

所述第一三端开关器件选用NPN管时，所述第一三端开关器件的第一端为集电极、第二端为发射极，控制端为基极。

10.一种芯片，其特征在于，包括权利要求1至9中任一项所述的电源钳位电路。

Images